RISC-V International y CHIPS Alliance colaboran en OmniXtend

RISC-V International y CHIPS Alliance han anunciado una colaboración conjunta para actualizar la especificación y el protocolo OmniXtend Cache Coherency, junto con la creación de herramientas de desarrollo para OmniXtend.

Como parte de la colaboración, RISC-V International y CHIPS Alliance han formado un nuevo grupo de trabajo OmniXtend que se centrará en la creación de un estándar de memoria unificado, coherente en caché y abierto para arquitecturas informáticas multinúcleo. OmniXtend es un protocolo de red completamente abierto para intercambiar mensajes de coherencia directamente con cachés de procesador, controladores de memoria y varios aceleradores, proporcionando una forma eficiente de conectar nuevos aceleradores, dispositivos de almacenamiento y memoria a sistemas RISC-V en chip (SoC). Se puede utilizar para crear sistemas RISC-V de varios sockets.

El grupo actualizará la especificación y el protocolo OmniXtend, creará modelos de simulación arquitectónica y una implementación de nivel de transferencia de registro de referencia (RTL), así como creará un banco de trabajo de verificación. Estas herramientas para un bus de coherencia de memoria unificada estándar y abierto que aprovechan OmniXtend facilitarán que los diseñadores aprovechen OmniXtend para aplicaciones centradas en datos.

“A medida que RISC-V International desarrolla especificaciones independientes de implementación y componentes del ecosistema, es una prioridad importante para nosotros asegurarnos de que todo lo que desarrollemos funcionará con los estándares emergentes y establecidos. El grupo de trabajo conjunto interactuará con varios grupos RISC-V para revisar el protocolo OmniXtend con énfasis en la administración de caché y prestando mucha atención a la habilitación de coherencia para los miembros de RISC-V ”, dijo Mark Himelstein, CTO de RISC-V International. “Como resultado de este esfuerzo conjunto, la comunidad RISC-V tendrá las herramientas que necesitan para aprovechar un estándar de memoria unificado, coherente y abierto para todo tipo de aplicaciones centradas en datos”.

“El grupo de trabajo OmniXtend recién formado establecerá el estándar para arquitecturas informáticas heterogéneas, coherentes y abiertas. Planeamos permitir una combinación de bloques de IP de hardware, brindando a los desarrolladores más flexibilidad de diseño para que puedan elegir lo que funciona mejor para sus necesidades específicas de aplicación ”, dijo Rob Mains, gerente general de CHIPS Alliance. "Alentamos a la comunidad RISC-V a participar en esta importante iniciativa que abrirá nuevas posibilidades de diseño con OmniXtend".

Proceso de ampliación de la arquitectura de vía rápida

El mes pasado, RISC-V International facilitó la estandarización de pequeñas propuestas de extensión de arquitectura, con un proceso de vía rápida. Este proceso de vía rápida es un medio para crear una extensión de arquitectura relativamente pequeña sin crear un grupo de tareas. La extensión propuesta debe ser sencilla y valiosa para una parte significativa de la comunidad RISC-V. Debe abordar un problema o una necesidad específica y clara, encajar perfectamente en la arquitectura existente y las extensiones del borrador sólido actual, y no estar sujeto a disputas.

El “Proceso de ampliación de la arquitectura Fast Track” (Fast Track) define el proceso para desarrollar y estandarizar las extensiones de la arquitectura que cumplen con criterios específicos, al tiempo que proporciona un control de calidad razonable bajo la supervisión y aprobación del comité permanente de RISC-V correspondiente. Una vez que se ha enviado una extensión para su consideración, se someterá a una revisión interna antes de ingresar a un proceso de revisión pública de 45 días.

Himelstein comentó:“El sistema Fast Track nos permite abordar más rápidamente las necesidades de la comunidad RISC-V a medida que la diversidad de soluciones y aplicaciones RISC-V continúa creciendo exponencialmente”.

La extensión ZiHintPause, que permite a los ingenieros reducir el consumo de energía de sus diseños, es la primera en ser ratificada bajo este nuevo proceso. La extensión también ayuda a mejorar el rendimiento de los bucles de espera y permite que los núcleos multiproceso cedan temporalmente los recursos de la extensión. La extensión ZiHintPause agrega una sola instrucción PAUSE (codificada como instrucción HINT) al ISA. Himelstein dijo:"La ratificación de ZiHintPause demuestra cómo este proceso simplificado acelera significativamente la revisión de extensiones importantes, al tiempo que mantiene el inquilino principal de apertura de RISC-V con un período de revisión pública".

"Esta es una extensión importante para RISC-V ISA, por lo que nos complace ver que ZiHintPause pudo ser ratificado rápidamente y ahora está disponible para que lo use toda la comunidad RISC-V", dijo Greg Favor, cofundador y CTO, Ventana Micro Systems. "Fast Track mantiene los controles y equilibrios necesarios para garantizar que las extensiones estén diseñadas correctamente y se adhieran al enfoque arquitectónico de RISC-V, al tiempo que allana el camino para que RISC-V International expanda rápidamente su conjunto de extensiones estandarizadas".

Contenidos relacionados :

• Eliminando el misterio de las extensiones personalizadas en el diseño de SoC RISC-V
• Telink SoC usa la extensión P RISC-V para AI / ML en dispositivos de borde
• GPU de código abierto basado en RISC-V
• El núcleo Micro Magic RISC-V ofrece 110.000 CoreMarks / Watt
• Cumbre RISC-V:aspectos destacados de la agenda
• Imperas amplía el simulador de referencia RISC-V para el análisis de verificación impulsado por la cobertura