Dominando bucles While en VHDL: Control dinámico de iteración

Basándonos en nuestra exploración previa de bucles for, este tutorial profundiza en el bucle while —un constructo potente que permite controlar iteración basada en condiciones dinámicas en lugar de un rango predeterminado.

El bucle while ejecuta su cuerpo repetidamente mientras la condición especificada permanezca true. Esto lo hace ideal para escenarios donde el número de iteraciones depende de datos en runtime o lógica compleja.

Este post es parte de la serie Tutoriales Básicos VHDL.

Sintaxis

while <condition> loop -- loop body end loop;

El <condition> debe evaluar a valor booleano. Puede ser una comparación simple o una expresión más elaborada. La condición se verifica antes de cada pasada, asegurando que el bucle solo continúe mientras permanezca true.

Ejemplos de condiciones

• i < 10 – true mientras i es menor que 10.
• i /= 10 – true mientras i no es igual a 10.
• i >= 0 and i < 2**8 – true para valores de 0 hasta 255.

Operadores relacionales

Operadores lógicos

Ejercicio

Mira el tutorial de video abajo para ver cómo una variable puede impulsar un bucle while en la práctica:

Código de ejemplo

entity T05_WhileLoopTb is end entity; architecture sim of T05_WhileLoopTb is begin process is variable i : integer := 0; begin while i < 10 loop report "i=" & integer'image(i); i := i + 2; end loop; wait; end process; end architecture;

Salida del simulador

VSIM 2> run # ** Note: i=0 # Time: 0 ns Iteration: 0 Instance: /t05_whilelooptb # ** Note: i=2 # Time: 0 ns Iteration: 0 Instance: /t05_whilelooptb # ** Note: i=4 # Time: 0 ns Iteration: 0 Instance: /t05_whilelooptb # ** Note: i=6 # Time: 0 ns Iteration: 0 Instance: /t05_whilelooptb # ** Note: i=8 # Time: 0 ns Iteration: 0 Instance: /t05_whilelooptb

Análisis

Inicializamos i a 0 y usamos i < 10 como guarda del bucle. Como el bucle incrementa i en 2 cada ciclo, el último valor impreso es 8. En la siguiente pasada, la condición evalúa a false (10 no es menor que 10) y el bucle sale. El subsecuente wait; suspende el proceso indefinidamente, patrón común en testbenches.

Conclusiones clave

• El bucle while corre mientras su condición permanece true.
• La condición se evalúa antes de cada iteración.
• Variables pueden declararse dentro de un proceso y actualizarse dentro del bucle.

Realiza el Basic VHDL Quiz – part 1 o continúa al siguiente tutorial.