ADC Flash (Convertidor Analógico-Digital Paralelo) – Diseño, Funcionamiento y Aplicaciones

También conocido como convertidor A/D paralelo, el ADC flash es la arquitectura ADC más directa. Consiste en una serie de comparadores, cada uno comparando la entrada analógica con un voltaje de referencia distinto. Las salidas de los comparadores alimentan un codificador de prioridad que genera una salida binaria. El diagrama siguiente ilustra un ADC flash de 3 bits:

El voltaje de referencia (V_ref) es suministrado por un regulador de voltaje de precisión —aunque el regulador en sí se omite del esquema por claridad. A medida que el voltaje de entrada supera niveles de referencia sucesivos, los comparadores saturan a estado alto en secuencia. El codificador de prioridad produce entonces un número binario correspondiente al comparador activo de mayor orden, ignorando efectivamente las señales de menor orden.

Cuando el ADC opera, su salida aparece típicamente como sigue:

En muchos diseños prácticos, un codificador de prioridad completo es innecesario. Dado que las salidas de los comparadores suben secuencialmente desde la referencia más baja a la más alta, la entrada activa de mayor orden puede seleccionarse usando una simple red de compuertas XOR exclusivas, eliminando la necesidad de un codificador complejo:

Además, el codificador puede realizarse con una matriz de diodos, subrayando la cuenta mínima de componentes alcanzable con esta topología:

La simplicidad del ADC flash se iguala a su velocidad; está limitado solo por los retardos de propagación de comparadores y compuertas lógicas. Sin embargo, la arquitectura es intensiva en componentes: un convertidor de 3 bits requiere siete comparadores, una versión de 4 bits necesita quince, y cada bit adicional duplica la cuenta. Consecuentemente, un ADC flash de 8 bits necesitaría 255 comparadores —un número impráctico para la mayoría de aplicaciones.

A pesar de su coste en componentes, el ADC flash ofrece ventajas únicas. Con resistores de igual valor en el divisor de referencia, cada cuenta binaria corresponde a un incremento analógico idéntico, produciendo una respuesta lineal. Para aplicaciones especializadas, ajustar los valores del divisor puede crear un mapeo personalizado no lineal —una capacidad que ninguna otra arquitectura ADC ofrece sin rediseño significativo.

HOJA DE TRABAJO RELACIONADA:

• Hoja de Trabajo de Conversión Analógico-Digital