IBM rompe barreras con tecnología FinFET de 7nm usando litografía EUV

Esta cuarta entrega de nuestra serie de cuatro partes explora los artículos innovadores de IBM presentados en IEDM 2016.

IEDM, el foro líder mundial para innovación en semiconductores y dispositivos electrónicos, acogió los últimos avances de IBM: un termómetro de sonda de barrido, un espaciador de aire para chips de 10 nm, un prototipo FinFET de 7 nm y trabajo pionero en nanotubos de carbono. Los artículos y charlas, presentados por investigadores y socios de IBM, fueron destacados en la conferencia de San Francisco de este año.

La conferencia mostró cuatro artículos de IBM que ejemplifican la próxima generación de computación —empujando la Ley de Moore, innovando arquitecturas y aprovechando nuevos materiales. Este artículo final se enfoca en el artículo FinFET de 7 nm titulado "A 7 nm FinFET Technology Featuring EUV Patterning and Dual-Strained High-Mobility Channels," autorado por Ruilong Xie, miembro senior del personal técnico en GlobalFoundries, y colaboradores del Centro Nanotech de Albany de IBM.

En julio, IBM y sus socios de la Alianza revelaron los primeros chips de prueba de 7 nm del mundo, logrados mediante litografía de Ultravioleta Extremo (EUV) y la adopción de Germanio-Silicio (SiGe) como material de canal del transistor.

De Silicio a Germanio-Silicio

El artículo de IEDM demuestra que los FinFETs basados en SiGe cumplen las reglas de tecnología de 10 nm mientras entregan rendimiento superior. Este enfoque permite dispositivos de bajo consumo y alto rendimiento en un solo chip sin comprometer ninguno, posicionando al SiGe como alternativa CMOS convincente.

El SiGe extiende el escalado del chip introduciendo tensión mediante desajuste de red —átomos de germanio más grandes en una matriz de silicio— mejorando movilidad de portadores y permitiendo mayor corriente a voltaje reducido. Acoplado con resistencia y capacitancia parásita reducidas, el equipo delineó una hoja de ruta de 7 nm que logra 40% mejor rendimiento a la misma potencia que un nodo de 10 nm.

Longitudes de onda extremadamente pequeñas de luz

EUV emplea una longitud de onda de 13,5 nm —mucho más corta que la luz de 193 nm usada tradicionalmente— permitiendo grabar hasta 20 mil millones de transistores de 7 nm por wafer. Sin embargo, para realizar esta densidad, el proceso debe volverse fiable, consistente y escalable.

La litografía se asemeja a la impresión fotográfica tradicional: un wafer se expone a luz que pasa a través de una máscara. Los anchos de línea alcanzables dependen tanto del patrón de máscara como de la longitud de onda de la luz. Con luz de 193 nm, patrones sub-característica a menudo requieren múltiples pasos de exposición, limitando rendimiento.

Este enfoque multi-patrón capas exposiciones sucesivas —similar a la xilografía japonesa— para refinar características, pero introduce degradación de rendimiento. Aunque aceptable para dispositivos de consumo, obstaculiza la fiabilidad demandada por supercomputadores y sistemas de misión crítica. Consecuentemente, IBM persigue litografía EUV para chips de 7 nm.

Con EUV de 13,5 nm, una sola exposición de alta fidelidad puede producir un patrón de 7 nm, eliminando multi-patroneo. El obstáculo restante es transicionar EUV de demostración a producción en masa —una evolución que paralela el legado System 360 de IBM, que evolucionó a los procesadores avanzados de hoy mediante refinamiento riguroso.

La producción de luz EUV comienza con una gota de estaño fundido en vacío, formando un objetivo esférico. Un láser CO₂ forma y dirige la gota; un segundo láser CO₂ más potente vaporiza el estaño, emitiendo fotones de 13,5 nm. Estos fotones son recolectados y enfocados en el wafer por una serie de espejos altamente reflectivos.

Aunque el proceso EUV es complejo, los resultados del equipo confirman que chips de 7 nm fabricados con EUV logran alta calidad y rendimiento. Esto allana el camino para componentes fiables de alto rendimiento que pueden cumplir los requisitos estrictos de supercomputadores de próxima generación.

Lea parte uno: Mapeo de puntos calientes
Lea parte dos: Otro tipo de chip con nanotubos de carbono
Lea parte tres: Espaciadores de aire para chips de 10nm