Optimización de la No Linealidad Integral en Baja Luz en Sensores de Imagen CMOS: Análisis y Simulación

Con el aumento de la demanda de sensores de imagen de mayor resolución, el paso de píxel se ha reducido para ajustar un mayor número de píxeles dentro del mismo tamaño de sensor. Para leer a la misma tasa de fotogramas, se deben leer múltiples filas concurrentemente. Esto requiere múltiples convertidores analógico-a-digital (ADCs) por paso de píxel. El paso de ADC se ha reducido aún más como resultado, requiriendo un diseño más compacto. Aumenta la probabilidad de acoplamiento parasitario, que se manifiesta como diafonía eléctrica. En arquitectura ADC de pendiente única, los ADCs tienen algunas redes comunes compartidas, incluyendo alimentaciones, tierras, polarizaciones y rampa. Un mayor número de ADCs convirtiendo al mismo tiempo puede causar retroalimentación (kickback) en estas redes compartidas. Esto puede llevar a no idealidades, una de las cuales es la no linealidad.

Figura 1. Arquitectura de lectura paralela por columnas. (Imagen: Forza Silicon)

Además de las fuentes tradicionales de no linealidad, los efectos a nivel de array se vuelven más visibles debido al tamaño mayor y más denso del array de ADCs. Estos pueden causar caídas en el gráfico de linealidad que son tediosos de corregir y requieren múltiples curvas de corrección. Tradicionalmente, las columnas ópticamente negras se usan para corrección de ruido de fila y cancelación de offset. Como todas tienen niveles de señal similares, convierten al mismo tiempo e introducen una perturbación en redes compartidas. Esto puede crear no linealidad en las regiones más oscuras de una imagen, que es más aparente al ojo humano. Además, el número de conversiones ADC en la oscuridad puede cambiar dependiendo de la escena. Como resultado, la magnitud de la perturbación varía y hace más difícil la corrección. Por lo tanto, es mejor eliminar el problema en la fuente.

ADC de pendiente única y linealidad

Figura 2. Un ADC típico de pendiente única. El bus de columna de píxel se lee usando operación CDS. (Imagen: Forza Silicon)

La arquitectura ADC paralela por columnas y un esquema ADC de pendiente única se muestran en la Figura 1 y Figura 2 respectivamente. Los ADCs usan muestreo doble correlacionado (CDS) para leer el voltaje del píxel. El auto-cero (AZ) se completa con respecto al nivel de reinicio del píxel. La rampa se mantiene en un nivel de referencia fijo y se muestrea el nivel TG del píxel. Este nivel se compara con una señal de rampa que varía de alto a bajo en este escenario. En el momento en que la señal de rampa y el nivel TG son los mismos, se genera un pulso de latch.

Este pulso se usa para capturar el valor del contador, que es el código digital deseado correspondiente a la señal del píxel. En un array ADC, hay un ADC por línea de bus de columna. Las alimentaciones, tierras, polarizaciones y rampa son compartidas por todos los ADCs en el array. Como resultado, cualquier perturbación en estas redes compartidas —causadas por kickback cuando secciones del array ADC convierten simultáneamente— será común para todos los ADCs al leer una fila particular. Tradicionalmente, se añaden columnas ópticamente oscuras al lado del array de píxeles activo para corregir cualquier ruido de fila u offsets fijos.

La linealidad mide la diferencia entre la salida medida y la salida ideal. Se cuantifica en términos de no linealidad integral (INL). Las fuentes típicas de INL en sensores de imagen CMOS incluyen el seguidor de fuente de salida del píxel, fuente de corriente VLN, rampa, el capacitor de muestreo en el frontend del ADC, y el preamplificador. La contribución del seguidor de fuente del píxel a INL se debe principalmente al efecto de cuerpo, que aumenta el voltaje de umbral del dispositivo a medida que aumenta el voltaje de fuente. Esto se conoce como señal oscura (Figura 3). VLN corriente cambia a medida que varía el voltaje drain-source del dispositivo VLN (modulación de longitud de canal). La variación en la corriente VLN afecta la transconductancia (gm) del seguidor de fuente de salida del píxel, haciendo su ganancia dependiente de la señal (1) donde Rs es la impedancia de salida de VLN.

Figura 3. Seguidor de fuente y el efecto de cuerpo resultante en su salida. (Imagen: Forza Silicon)

Usar una fuente de corriente VLN en cascada ayuda a reducir el efecto de modulación de longitud de canal. Sin embargo, esto tiene el efecto secundario de reducir el rango utilizable de la señal del píxel ya que el dispositivo VLN puede salir de saturación en niveles de señal brillantes. La rampa es otra fuente importante de INL, particularmente en niveles de señal oscura, debido a la resistencia finita de la fuente de corriente en el generador de rampa. Finalmente, en el ADC, las fuentes primarias de INL son el circuito de muestreo y el preamplificador. El INL del circuito de muestreo ocurre debido a la resistencia dependiente de la señal del interruptor y la capacitancia dependiente de la señal del capacitor de muestreo, que afecta el error de asentamiento del nivel de reinicio del píxel y el nivel TG del píxel.

Fuentes de INL en baja luz y posibles soluciones

Como se describe en la Sección 2, los ADCs comparten la alimentación/tierra, polarizaciones y rampa. Si un número significativo de ADCs convierten simultáneamente, ocurrirá kickback en las redes compartidas. Dado que CDS se usa para cancelar offsets aleatorios de los píxeles y ADCs, las conversiones para el mismo nivel de señal ocurren en proximidad cercana. Como resultado, si múltiples ADCs están convirtiendo el mismo nivel de señal, un kickback significativo resultará en INL. Este efecto es más prominente en la región de señal oscura donde el ruido temporal del píxel y el ADC dominan el ruido de fotones. Los ADCs convirtiendo un nivel de señal más brillante tienen más ruido de fotones y no convierten al mismo tiempo, lo que resulta en un kickback más distribuido. Además de las columnas ópticamente negras, el número de ADCs convirtiendo en la región de señal oscura puede cambiar dependiendo de la escena. La perturbación también tiene un componente espacial, con los ADCs cercanos a la fuente de la perturbación experimentando mayor kickback, resultando en mayor INL. Como resultado, INL será dependiente de la escena tanto en magnitud como en distribución espacial, lo que es muy difícil de corregir en post-procesamiento. Reducir el INL en el chip es por tanto deseable.

Esta fórmula explica cómo la variación en la corriente VLN afecta la transconductancia (gm) del seguidor de fuente de salida del píxel, haciendo su ganancia dependiente de la señal (1) donde Rs es la impedancia de salida de VLN. (Imagen: Forza Silicon)

La rampa es una fuente importante de INL. Los ADCs convirtiendo el array activo tendrán bultos en su gráfico INL en niveles de poca luz debido a una perturbación en la pendiente de la rampa. La magnitud de la perturbación se reducirá en ADCs más lejos de la fuente, como filtros paso-bajo de los parásitos RC en el enrutamiento de distribución de la rampa. La perturbación en la rampa es causada por el efecto kickback de la transición de salida del preamplificador, a través de capacitancia parasitaria a la rampa. Debido al paso pequeño de ADC, se requiere enrutamiento más compacto, haciendo más difícil aislar la rampa.

Figura 4. Capacitancia Miller en preamplificador. (Imagen: Forza Silicon)

Si el porcentaje de agresores aumenta, dependiendo de la escena, el kickback aumentará. Se debe dar consideración cuidadosa al enrutamiento de la rampa al crear un diseño para la columna ADC. Otra fuente de acoplamiento parasitario es la CGD del MOSFET de entrada del preamplificador (Figura 4). Estos dispositivos están diseñados para tener W y L grandes para reducir ruido parpadeo, y por lo tanto tienen una capacitancia asociada mayor. Usar una configuración en cascada en el preamplificador ayuda a reducir el efecto Miller de la capacitancia.

Otra fuente de perturbación es la polarización del comparador. La perturbación puede estar en la polarización misma, o en la alimentación/tierra a la que se referencia. Esto es causado por la CGD de la fuente de corriente (es decir, el mismo mecanismo que el preamplificador). La perturbación de alimentación/tierra es causada por caída IR repentina cuando la salida del comparador conmuta. El nivel de caída IR puede volverse grande ya que la corriente no es despreciable, especialmente cuando muchos ADCs convierten simultáneamente, o cuando la impedancia de alimentación y tierra es grande, por ejemplo, debido al número limitado de capas metálicas.

Figura 5. Variación en conversión ADC debido a diferencia en tiempo de transición. (Imagen: Forza Silicon)

Como resultado de las tendencias actuales de moverse a mayor resolución en el mismo formato de sensor de imagen y mayor tasa de fotogramas, el paso de ADC ha estado disminuyendo para ajustar más ADCs y lograr la especificación. Pero como el tamaño del sensor no se está ajustando también, el enrutamiento para las redes de alimentación y tierra no ha mejorado en el mismo factor. La caída IR causa un cambio en el VGS de la polarización del comparador, lo que resulta en un cambio de corriente para el comparador de ADCs víctimas. A su vez, el ruido en la corriente de polarización altera el tiempo de transición del comparador, lo que puede manifestarse como no linealidad (Figura 5).

La no linealidad se vuelve más significativa para tasas de conteo ADC más rápidas, que se usan para reducir el tiempo de fila efectivo para lograr alta tasa de fotogramas. Para reducir la perturbación, hay múltiples opciones. Primero, la fuerza de impulso del generador de polarización puede aumentarse para disminuir la impedancia del nodo de polarización, lo que ayudará en un asentamiento más rápido de la perturbación. Segundo, el número de puertas de conmutación rápida en el mismo dominio de potencia puede disminuirse, lo que ayuda en la reducción de la caída IR en la alimentación/tierra. Esto se logra moviendo estos dispositivos a un dominio de potencia diferente. También se debe dar consideración cuidadosa a minimizar la resistencia de enrutamiento de alimentación/tierra.

Otro enfoque es reducir el efecto del glitch en los ADCs víctimas. Esto puede lograrse muestreando el voltaje de polarización en cada ADC por separado. Como resultado, la perturbación no se propagará a través de la red de polarización; cualquier perturbación en la alimentación/tierra se reflejará en el voltaje de polarización muestreado, manteniendo el mismo VGS. Se debe tener cuidado en dimensionar el capacitor de muestreo para que la perturbación de alimentación/tierra no cambie el VGS. Una compensación de muestrear el voltaje de polarización del comparador es la introducción de ruido kTC. Dado que el comparador sigue al preamplificador en la cadena de señal, el efecto de kTC en el ruido temporal de ADC referido a entrada es usualmente insignificante.

Figura 6. Banco de pruebas de simulación INL. En este diagrama, el array ADC se divide en nueve secciones. (Imagen: Forza Silicon)

Para investigar este efecto, el array ADC se modela y se grafica INL. La resistencia de enrutamiento para todas las alimentaciones, tierras, polarizaciones y rampa se modela en el banco de pruebas de simulación. Las referencias —rampa y polarizaciones— se enrutan horizontalmente. Alimentaciones y tierras se enrutan horizontal y verticalmente. El array ADC se modela dividiéndolo en secciones y usando factor-m. Se toma especial cuidado al decidir el número de secciones necesarias para modelar el array para que cualquier variación relacionada con alimentación/tierra pueda simularse en un tiempo de ejecución razonable. Las columnas oscuras también se incluyen en el banco de pruebas. Los ADCs son extraídos RC para que el efecto de capacitancia parasitaria pueda verse en los resultados. El enrutamiento vertical para alimentaciones y tierra se modela cuidadosamente para representar el enrutamiento real en el sensor. El banco de pruebas se configura para que una sección del array se mantenga en un nivel fijo de señal oscura. La entrada al resto de los ADCs en el array se barre a su gráfico INL. La linealidad de cada sección se compara para determinar si hay algún patrón espacial. El diagrama de bloques del banco de pruebas se muestra en la Figura 6.

Figura 7. Comparación de gráfico INL. (Imagen: Forza Silicon)

El resultado de simulación antes y después de modificaciones se muestra en la Figura 7. El gráfico INL es para el primer 25 por ciento del rango de señal. El resultado original muestra el gráfico INL, sin modificaciones. Los siguientes dos gráficos muestran el INL con las modificaciones mencionadas en la sección anterior. En un gráfico la polarización del comparador no se muestrea, mientras que en el otro caso la polarización del comparador se muestrea. Como se puede ver, el INL mejora significativamente cuando la polarización del comparador se muestrea.

Este artículo ha presentado una metodología de análisis y simulación para predecir la no linealidad en baja luz en un array ADC. Las fuentes convencionales de INL son bien entendidas, pero a medida que la resolución del array de píxeles ha aumentado y el paso de ADC se ha reducido consecuentemente, fuentes adicionales de no linealidad a nivel de array se han vuelto prominentes. Múltiples fuentes posibles pueden afectar las redes comunes en un array ADC, más prominentemente rampa y polarizaciones. Se presentan métodos para reducir esta perturbación, que requieren algunas elecciones de diseño cuidadosas. Un método para identificar las fuentes también se presenta, que requiere modelado cuidadoso del array ADC. Los resultados simulados revelan una caída en INL en niveles de código bajos que mejora tras las modificaciones.

Este artículo fue escrito por Jatin Hansrani, Ingeniero Senior de Diseño Analógico, Forza Silicon Corporation (Pasadena, CA). Para más información visite aquí.