La integración masiva en 3D de transistores semiconductores 2D acelera la ley de Moore

Electrónica y sensores INSIDER

Investigadores de Penn State demostraron la integración 3D de semiconductores a escala masiva, caracterizando decenas de miles de dispositivos que utilizan transistores 2D fabricados con semiconductores 2D, lo que permite que los dispositivos electrónicos posiblemente se vuelvan más inteligentes y versátiles. (Imagen:Elizabeth Flores- Gomez Murray/Instituto de Investigación de Materiales. Todos los derechos reservados)

La Ley de Moore, un principio de escala fundamental para los dispositivos electrónicos, pronostica que la cantidad de transistores en un chip se duplicará cada dos años, lo que garantizará más potencia informática, pero existe un límite.

Los chips más avanzados de la actualidad albergan casi 50 mil millones de transistores en un espacio no mayor que la uña del pulgar. La tarea de meter aún más transistores en esa área confinada se ha vuelto cada vez más difícil, según investigadores de Penn State.

En un estudio publicado el 10 de enero de 2024 en la revista Nature , Saptarshi Das, profesor asociado de ciencias de la ingeniería y mecánica y coautor correspondiente del estudio, y su equipo, sugieren una solución:implementar sin problemas la integración 3D con materiales 2D.

En el mundo de los semiconductores, la integración 3D significa apilar verticalmente múltiples capas de dispositivos semiconductores. Este enfoque no sólo facilita el empaquetado de más transistores basados en silicio en un chip de computadora, comúnmente conocido como "Más Moore", sino que también permite el uso de transistores hechos de materiales 2D para incorporar diversas funcionalidades dentro de varias capas de la pila, un concepto conocido como "Más que Moore".

Con el trabajo descrito en el estudio, Saptarshi y el equipo demuestran caminos factibles más allá de escalar la tecnología actual para lograr Más Moore y Más que Moore a través de la integración monolítica 3D. La integración monolítica 3D es un proceso de fabricación en el que los investigadores fabrican directamente cada dispositivo en el que se encuentra debajo, en comparación con el proceso tradicional de apilar capas fabricadas de forma independiente.

"La integración 3D monolítica ofrece la mayor densidad de conexiones verticales, ya que no depende de la unión de dos chips prediseñados, lo que requeriría microprotuberancias donde se unen dos chips, por lo que tiene más espacio para hacer conexiones", afirmó Najam Sakib, asistente de investigación graduado en ciencias de la ingeniería y mecánica y coautor del estudio.

Sin embargo, la integración monolítica 3D enfrenta desafíos importantes, según Darsith Jayachandran, asistente de investigación graduado en ciencias de la ingeniería y mecánica y coautor correspondiente del estudio, ya que los componentes de silicio convencionales se derretirían bajo las temperaturas de procesamiento.

"Uno de los desafíos es el techo de temperatura del proceso de 450 °C para la integración back-end de chips basados en silicio. Nuestro enfoque de integración monolítica 3D reduce esa temperatura significativamente, a menos de 200 °C", dijo Jayachandran, explicando que el techo de temperatura del proceso es la temperatura máxima permitida antes de dañar las estructuras prefabricadas. "Los presupuestos de temperatura de proceso incompatibles dificultan la integración 3D monolítica con chips de silicio, pero los materiales 2D pueden soportar las temperaturas necesarias para el proceso".

Los investigadores utilizaron técnicas existentes para su enfoque, pero son los primeros en lograr con éxito una integración 3D monolítica a esta escala utilizando transistores 2D fabricados con semiconductores 2D llamados dicalcogenuros de metales de transición.

La capacidad de apilar verticalmente los dispositivos en integración 3D también permitió una computación con mayor eficiencia energética porque resolvió un problema sorprendente para cosas tan pequeñas como los transistores en un chip de computadora:la distancia.

"Al apilar dispositivos verticalmente uno encima del otro, se reduce la distancia entre los dispositivos y, por lo tanto, se reduce el retraso y también el consumo de energía", afirmó Rahul Pendurthi, asistente de investigación graduado en ciencias de la ingeniería y mecánica y coautor correspondiente del estudio.

Al disminuir la distancia entre dispositivos, los investigadores lograron "Más Moore". Al incorporar transistores fabricados con materiales 2D, los investigadores también cumplieron el criterio "Más que Moore". Los materiales 2D son conocidos por sus propiedades electrónicas y ópticas únicas, incluida la sensibilidad a la luz, lo que los hace ideales como sensores. Esto es útil, dijeron los investigadores, ya que la cantidad de dispositivos conectados y dispositivos de borde (como teléfonos inteligentes o estaciones meteorológicas domésticas inalámbricas que recopilan datos en el "borde" de una red) continúa aumentando.

"'Más que Moore' se refiere a un concepto en el mundo de la tecnología en el que no sólo estamos fabricando chips de computadora más pequeños y más rápidos, sino también con más funcionalidades", dijo Muhtasim Ul Karim Sadaf, asistente de investigación graduado en ciencias de la ingeniería y mecánica y coautor del estudio. "Se trata de añadir funciones nuevas y útiles a nuestros dispositivos electrónicos, como mejores sensores, una mejor gestión de la batería u otras funciones especiales, para hacer que nuestros dispositivos sean más inteligentes y versátiles".

El uso de dispositivos 2D para la integración 3D tiene otras ventajas, dijeron los investigadores. Uno es la movilidad superior del portador, que se refiere a cómo se transporta una carga eléctrica en los materiales semiconductores. Otra es ser ultradelgada, lo que permite a los investigadores colocar más transistores en cada nivel de la integración 3D y permitir más potencia informática.

Si bien la mayoría de las investigaciones académicas involucran prototipos a pequeña escala, este estudio demostró la integración 3D a escala masiva, caracterizando decenas de miles de dispositivos. Según Das, este logro cierra la brecha entre la academia y la industria y podría conducir a futuras asociaciones en las que la industria aproveche la experiencia y las instalaciones de materiales 2D de Penn State. El avance en el escalado fue posible gracias a la disponibilidad de dicalcogenuros de metales de transición a escala de oblea de alta calidad desarrollados por investigadores del Two-Dimensional Crystal Consortium (2DCC-MIP) de Penn State, una plataforma de innovación de materiales de la Fundación Nacional de Ciencias de EE. UU. (NSF) y una instalación nacional para usuarios.

"Este avance demuestra una vez más el papel esencial de la investigación de materiales como base de la industria de semiconductores y de la competitividad de Estados Unidos", afirmó Charles Ying, director del programa de Plataformas de Innovación de Materiales de NSF. "Años de esfuerzo por parte del Two-Dimensional Crystal Consortium de Penn State para mejorar la calidad y el tamaño de los materiales 2D han hecho posible lograr la integración 3D de semiconductores en un tamaño que puede ser transformador para la electrónica".

Según Das, este avance tecnológico es sólo el primer paso.

"Nuestra capacidad para demostrar, a escala de oblea, una gran cantidad de dispositivos demuestra que hemos podido traducir esta investigación a una escala que puede ser apreciada por la industria de los semiconductores", dijo Das. "Hemos colocado 30.000 transistores en cada nivel, lo que puede ser un número récord. Esto coloca a Penn State en una posición única para liderar parte del trabajo y asociarse con la industria de semiconductores de EE. UU. para avanzar en esta investigación".

Fuente