Integración masiva 3D de transistores 2D de semiconductores acelera la Ley de Moore

Investigadores de Penn State demostraron integración 3D de semiconductores a gran escala, caracterizando decenas de miles de dispositivos usando transistores 2D hechos con semiconductores 2D, permitiendo que dispositivos electrónicos sean potencialmente más inteligentes y versátiles. (Imagen: Elizabeth Flores-Gomez Murray/Materials Research Institute. Todos los derechos reservados)

Ley de Moore y sus límites

La Ley de Moore, principio fundamental de escalado para dispositivos electrónicos, predice que el número de transistores en un chip se duplica cada dos años, asegurando más potencia computacional —pero existe un límite.

Los chips más avanzados hoy albergan casi 50 000 millones de transistores en espacio no mayor que una uña. Meter más transistores en ese espacio se vuelve cada vez más difícil, según investigadores de Penn State.

Remedio: Integración 3D monolítica con materiales 2D

En estudio publicado el 10 de enero de 2024 en Nature, Saptarshi Das (profesor asociado de ciencia e ingeniería mecánica, co-autor correspondiente) y su equipo sugieren: implementar integración 3D sin fisuras con materiales 2D.

En semiconductores, integración 3D significa apilar verticalmente múltiples capas de dispositivos. Esto no solo permite empaquetar más transistores basados en silicio («More Moore»), sino también usar transistores de materiales 2D para incorporar diversas funcionalidades en distintas capas («More than Moore»).

Integración 3D monolítica

El trabajo demuestra vías factibles más allá del escalado actual para lograr tanto More Moore como More than Moore mediante integración 3D monolítica. Monolítica significa fabricar cada dispositivo directamente sobre el anterior, frente al proceso tradicional de apilar capas fabricadas independientemente.

«La integración 3D monolítica ofrece la mayor densidad de conexiones verticales porque no depende de unir dos chips pre-patronados —lo que requeriría micro-bumps— así que hay más espacio para conexiones», dice Najam Sakib, asistente de investigación graduado.

Desafío de temperatura y solución con materiales 2D

La integración monolítica enfrenta retos: componentes de silicio convencionales se fundirían a temperaturas de procesamiento. «Un desafío es el techo de temperatura de 450 °C para integración back-end en chips de silicio. Nuestro enfoque monolítico baja esa temperatura significativamente, a menos de 200 °C», explica Darsith Jayachandran, co-autor correspondiente. «Presupuestos de temperatura incompatibles dificultan la integración monolítica con chips de silicio, pero los materiales 2D soportan las temperaturas necesarias».

Usaron técnicas existentes, pero son los primeros en lograr integración 3D monolítica a esta escala usando transistores 2D hechos con semiconductores 2D llamados dicalcogenuros de metales de transición.

Computación más eficiente energéticamente

La capacidad de apilar dispositivos verticalmente también permite computación más eficiente energéticamente al resolver un problema sorprendente para cosas tan diminutas como transistores: la distancia. «Al apilar dispositivos verticalmente, reduces la distancia entre ellos, disminuyendo el retardo y el consumo de energía», dice Rahul Pendurthi, co-autor correspondiente.

Al reducir distancia, logran «More Moore». Al incorporar transistores de materiales 2D, cumplen criterio «More than Moore». Los materiales 2D son conocidos por propiedades electrónicas y ópticas únicas, incluida sensibilidad a la luz, ideales como sensores. Útil porque dispositivos conectados y de borde (smartphones, estaciones meteorológicas inalámbricas) aumentan.

«More Than Moore» se refiere a no solo hacer chips más pequeños y rápidos, sino con más funcionalidades: añadir características útiles como mejores sensores, gestión de batería mejorada, otras funciones especiales, para hacer gadgets más inteligentes y versátiles», dice Muhtasim Ul Karim Sadaf, co-autor.

Otras ventajas de dispositivos 2D para integración 3D

• Movilidad de portadores superior (cómo se transporta carga en semiconductores).
• Ultra-delgados, permitiendo más transistores por nivel de integración 3D y más potencia computacional.

Escala masiva: puente academia-industria

Mientras la mayoría de investigación académica involucra prototipos a pequeña escala, este estudio demostró integración 3D a gran escala, caracterizando decenas de miles de dispositivos. Según Das, esto cierra brecha entre academia e industria y podría llevar a futuras alianzas donde la industria aproveche experiencia y facilidades de materiales 2D de Penn State. El avance en escalado fue posible gracias a dicalcogenuros de metales de transición de alta calidad a escala de wafer desarrollados por el Consorcio de Cristales Bidimensionales (2DCC-MIP) de Penn State, plataforma nacional de innovación de materiales de NSF.

«Este avance demuestra una vez más el papel esencial de la investigación de materiales como base de la industria de semiconductores y competitividad de EE. UU.», dice Charles Ying, director de programa de Plataformas de Innovación de Materiales de NSF. «Años de esfuerzo del 2DCC-MIP para mejorar calidad y tamaño de materiales 2D han hecho posible lograr integración 3D de semiconductores a escala transformadora para electrónica».

Según Das, este avance es solo el primer paso. «Nuestra capacidad para demostrar, a escala de wafer, un enorme número de dispositivos muestra que hemos traducido esta investigación a escala apreciable por la industria. Hemos puesto 30.000 transistores en cada nivel, lo que puede ser un récord. Esto sitúa a Penn State en posición única para liderar parte del trabajo y asociarse con la industria de semiconductores de EE. UU. en avanzar esta investigación».

Fuente