Seis innovaciones clave que impulsan el rendimiento del hardware criptográfico

Para hacer realidad la criptografía del mañana, la industria debe combinar mejoras de hardware inventivas con optimizaciones de software que reduzcan drásticamente las demandas computacionales. ¿La buena noticia? Nos basamos en una base sólida de tecnologías probadas.

En un futuro próximo, el cifrado será ubicuo —desde listas de compra hasta historiales médicos. Esa promesa es emocionante, pero el panorama criptográfico sigue siendo volátil. La misión actual es asegurar los datos contra amenazas que surgirán en la próxima década.

Cada byte de datos puede someterse a múltiples operaciones criptográficas al atravesar capas de software, red y almacenamiento. Estas capas protegen funciones críticas del negocio pero también representan las tareas más intensivas en cómputo en hardware moderno. A medida que los volúmenes de datos se disparan y las organizaciones adoptan tamaños de clave mayores y suites multi-algoritmo, la demanda de cómputo criptográfico sigue aumentando bruscamente.

Para abordar este problema del «coste computacional», el sector hardware ha introducido mejoras microarquitectónicas, conjuntos de instrucciones de función fija y optimizaciones a nivel de software. Un hito es el conjunto de instrucciones AES‑NI, que redujo drásticamente los ciclos de CPU requeridos para el Estándar de Cifrado Avanzado y otros algoritmos FIPS. En la última década, estos avances han impulsado la adopción generalizada de cifrado robusto en empresas.

La computación cuántica amenaza tanto algoritmos simétricos como asimétricos. Si bien extender tamaños de clave de 128 a 256 bits fortalece AES contra ataques cuánticos, también aumenta la sobrecarga computacional. Del mismo modo, RSA y ECDSA probablemente quedarán obsoletos. En lugar de una «muerte por cuántica», la industria pivota hacia criptografía post-cuántica (PQC) con estándares que equilibran seguridad, tamaño de clave, almacenamiento y rendimiento. La competición PQC del NIST ya muestra múltiples candidatos prometedores.

La transición a algoritmos resistentes a cuántica será gradual; los esquemas heredados coexistirán hasta que los nuevos estándares demuestren ser seguros y económicamente viables. Hasta entonces, las organizaciones adoptarán cautelosamente cifrado más fuerte solo cuando las penalizaciones de rendimiento sean aceptables.

A continuación, seis innovaciones transformadoras que aceleran las capacidades criptográficas del mañana hoy:

TLS opera en dos fases. Durante el inicio de sesión, el cliente usa un método de clave pública (comúnmente RSA) para intercambiar una clave secreta. La exponenciación modular de RSA es computacionalmente costosa, consumiendo gran parte de los ciclos de procesador. Combinar RSA con Criptografía de Curva Elíptica (ECC) y secreto perfecto hacia adelante brinda mayor seguridad a menor coste.

En la fase de transferencia de datos, TLS cifra paquetes y los autentica mediante MAC. Suites de cifrado como AES‑GCM fusionan cifrado y autenticación, reduciendo latencia de ida y vuelta y simplificando la implementación. Rutas de datos masivos optimizadas en CPUs modernos mejoran aún más el rendimiento.

Para acelerar aritmética de números grandes, los proveedores ahora ofrecen conjuntos de instrucciones especializados. Los procesadores Ice Lake de Intel, por ejemplo, soportan AVX512_INTEGER_FMA (AVX512_IFMA), que multiplica ocho enteros sin signo de 52 bits en paralelo y suma el resultado a un acumulador de 64 bits. Combinado con procesamiento multi-buffer, estas instrucciones entregan aceleraciones significativas para RSA, ECC y otras operaciones de clave pública.

Dos extensiones basadas en vectores impulsan el rendimiento de AES: AES Vectorizado (VAES) y multiplicación sin acarreo vectorizada. VAES procesa hasta cuatro bloques de 128 bits simultáneamente usando registros ZMM de 512 bits, beneficiando todos los modos AES. La extensión de multiplicación sin acarreo acelera el hash de Galois, acelerando así AES‑GCM.

Nuevas extensiones SHA aceleran SHA‑256 ejecutando múltiples rondas por instrucción. Estas mejoras permiten más cargas de trabajo de hash —críticas para comprobaciones de integridad, derivación de claves y operaciones blockchain— sin sacrificar rendimiento.

Introducido en 2010, el entrelazado de funciones fusiona dos algoritmos tradicionalmente secuenciales (p. ej., AES‑CBC y SHA‑256) en una única rutina entrelazada. Al superponer dependencias de datos y latencias de instrucciones, las unidades de ejecución de la CPU se mantienen ocupadas, generando mayor rendimiento que pipelines separados.

El multi-buffering ejecuta varios flujos de datos independientes en paralelo. Cuando se combina con instrucciones SIMD (AVX/AVX2/AVX512), mejora drásticamente el rendimiento para hash y cifrado simétrico, incluso en procesadores sin soporte vectorial nativo. A medida que los volúmenes de datos crecen, esta técnica será esencial para mantener el rendimiento.

La computación cuántica llegará antes de lo que esperamos. La mentalidad de la industria está cambiando de «¿Deberíamos cifrar?» a «¿Por qué estos datos no están cifrados?». Combinando avances de hardware con innovaciones algorítmicas y de software, podemos afrontar los retos de un mundo post-cuántico y acelerar la adopción de esquemas criptográficos de próxima generación.

Wajdi Feghali es Intel Fellow.

>> Este artículo se publicó originalmente en nuestro sitio hermano, EE Times.

Contenido relacionado

• Evaluación de un modelo de seguridad IoT contra líneas base de la industria
• Guía para conectar dispositivos IoT a la nube de forma segura
• Conceptos básicos de SRAM PUF y cómo implementarlo para seguridad IoT
• Introducción a computación confidencial en el borde para seguridad IoT
• Seguridad IoT – Criptografía
• Comprensión de controles de seguridad del marco NIST

Para más contenido de Embedded, suscríbete al boletín semanal de Embedded.