Silicon Labs presenta atenuadores jitter Si539x 5G‑ready con referencia totalmente integrada

Silicon Labs ha expandido su familia de atenuadores jitter Si539x, introduciendo dispositivos que embeiden un cristal de referencia totalmente integrado. El resultado es una solución fiable, alto rendimiento que simplifica layout PCB para networking high‑speed next‑gen.

Rendimiento para 100/200/400/600/800 G

Diseñados para cumplir demandas exacting reference‑clock de sistemas 100/200/400/600/800 G, los nuevos Si539x entregan más de 40 % margen sobre estrictas especificaciones jitter de 56 G PAM‑4 SerDes en cutting‑edge Ethernet switch SoCs, PHYs, FPGAs y ASICs. También sientan bases para emergentes tecnologías 112 G SerDes.

Cristal pre‑screened y robustez ambiental

El cristal integrado es pre‑screened para activity dips y ha pasado tests rigurosos temperatura, shock, vibración y envejecimiento, asegurando operación consistente across amplio envelope ambiental. Su construcción tightly specified mitiga drift inducido por temperatura, incluso en sistemas fan‑heated.

Inmunidad emisiones acústicas (AE)

Porque el cristal está housed dentro de paquete avanzado, la serie Si539x ofrece inmunidad superior a emisiones acústicas (AE) —el ruido sutil generado por gradientes térmicos PCB o estrés mecánico. Cristales externos son más susceptibles a frequency error AE‑inducido, mientras el diseño protegido del Si539x mantiene respuesta frecuencia estable over time.

Huella PCB reducida 35 % y clock‑tree‑on‑chip

Para arquitectos construyendo line cards ópticas y Ethernet high‑port‑count, la referencia integrada reduce huella PCB over 35 %. Eliminar necesidad de crystal keep‑out area separado permite clock routing más denso y proceso diseño más simple.

Cada dispositivo Si539x puede generar cualquier frecuencia entre 100 Hz y 1.028 MHz en hasta 12 salidas diferenciales clock, eliminando necesidad de generadores clock o buffers separados. Este enfoque "clock‑tree‑on‑chip" remueve jitter aditivo de árboles clock discretos, entregando timing clean, low‑jitter throughout the system.