Synopsys habilita diseños de múltiples matrices con HBM3 IP y verificación

Synopsys ha lanzado lo que dijo es la primera solución IP HBM3 completa de la industria, que incluye controlador, PHY e IP de verificación para sistemas de paquetes de múltiples matrices 2.5D. La tecnología HBM3 ayuda a los diseñadores a cumplir con los requisitos esenciales de memoria de alto ancho de banda y bajo consumo de energía para diseños de sistema en chip (SoC) dirigidos a aplicaciones de gráficos, inteligencia artificial y computación de alto rendimiento. El controlador DesignWare HBM3 de Synopsys y PHY IP, construido sobre IP HBM2E probado en silicio, aprovechan la experiencia en intercaladores de Synopsys para proporcionar una solución de bajo riesgo que permite un gran ancho de banda de memoria de hasta 921 GB / s.

La solución de verificación Synopsys, que incluye verificación IP con cobertura integrada y planes de verificación, modelos de memoria HBM3 listos para usar para emulación ZeBu y sistema de creación de prototipos HAPS, acelera la verificación desde HBM3 IP a SoC. Para acelerar el desarrollo de los diseños del sistema HBM3, la plataforma de diseño de múltiples matrices 3DIC Compiler de Synopsys proporciona una exploración arquitectónica, implementación y una solución de análisis a nivel de sistema totalmente integrada.

El controlador IP DesignWare HBM3 de Synopsys admite una variedad de sistemas basados ​​en HBM3 con opciones de configuración flexibles. El controlador minimiza la latencia y optimiza la integridad de los datos con funciones RAS avanzadas que incluyen código de corrección de errores, administración de actualizaciones y paridad.

El DesignWare HBM3 PHY IP en proceso de 5 nm, disponible como PHY pre-endurecido o configurable por el cliente, opera hasta 7200 Mbps por pin, mejora significativamente la eficiencia energética y admite hasta cuatro estados operativos activos que permiten el escalado dinámico de frecuencia. El DesignWare HBM3 PHY utiliza una matriz de micro golpes optimizados para ayudar a minimizar el área. La compatibilidad con las longitudes de seguimiento del intercalador brinda a los diseñadores más flexibilidad en la ubicación de la PHY sin afectar el rendimiento.

Synopsys Verification IP para HBM3 utiliza la arquitectura de metodología de verificación universal SystemVerilog nativa de próxima generación para facilitar la integración de los entornos de verificación existentes y ejecutar una mayor cantidad de pruebas, acelerando el tiempo hasta la primera prueba. Los modelos de memoria HBM3 listos para usar para la emulación ZeBu y el sistema de creación de prototipos HAPS permiten la verificación de software y RTL para niveles más altos de rendimiento.

El vicepresidente senior de marketing y estrategia de Synopsys para IP, John Koeter, dijo:“Synopsys continúa abordando los requisitos de diseño y verificación de los SoC intensivos en datos con interfaces de memoria de alta calidad IP y soluciones de verificación para los protocolos más avanzados como HBM3, DDR5 y LPDDR5. Las soluciones completas de verificación e IP de HBM3 permiten a los diseñadores cumplir con los requisitos crecientes de ancho de banda, latencia y energía mientras se acelera el cierre de la verificación, todo desde un único proveedor confiable ”.

Synopsys dijo que el controlador DesignWare HBM3, PHY y la IP de verificación, así como el modelo de memoria de emulación ZeBu, el sistema de creación de prototipos HAPS y el compilador 3DIC ya están disponibles. La empresa proporcionó varios respaldos de clientes.

Uno de ellos fue el vicepresidente y gerente general de Micron para memoria y redes de alto rendimiento, Mark Montierth. Dijo:“HBM3 proporcionará el ancho de banda de memoria fundamental para habilitar la próxima generación de sistemas de inteligencia artificial y computación de alto rendimiento. Nuestra colaboración con Synopsys acelerará el desarrollo del ecosistema para productos HBM3 de ancho de banda ultra alto y eficiencia energética con un rendimiento sin precedentes ”.

Mientras tanto, Kwangil Park, vicepresidente senior de planificación de productos de memoria en Samsung Electronics, habló sobre cómo la era de la informática impulsada por los datos y la evolución de la inteligencia artificial, la HPC, los gráficos y otras aplicaciones han aumentado los requisitos de ancho de banda de memoria de manera exponencial. Dijo:“Como fabricante de chips de memoria líder en el mundo, Samsung se enfoca continuamente en respaldar la preparación del ecosistema y desarrollar HBM para satisfacer los crecientes requisitos de ancho de banda en todas las aplicaciones. Synopsys es un ecosistema pionero en la industria de HBM y un socio valioso ”.

En SK Hynix, la compañía dijo que continúa invirtiendo en el desarrollo de tecnologías de memoria de próxima generación, incluidas las DRAM HBM3, para satisfacer el crecimiento exponencial de las cargas de trabajo para aplicaciones gráficas y de inteligencia artificial. La compañía dijo que trabajaría con Synopsys para proporcionar a sus clientes mutuos soluciones HBM3 totalmente probadas e interoperables que pueden maximizar el rendimiento, la capacidad y el rendimiento de la memoria.

En Socionext, Yutaka Hayashi, vicepresidente de la unidad de negocio de redes y centros de datos, dijo:“Nuestra reciente colaboración con Synopsys, aprovechando el IP HBM2E de Synopsys en el proceso de 5 nm y la plataforma de diseño de múltiples matrices de sistema completo integrado, se extenderá a incluyen las nuevas soluciones de verificación e IP DesignWare HBM3. Como resultado, nuestros clientes pueden lograr un mayor rendimiento y capacidad de memoria en los SoC que requieren la próxima especificación HBM3 ”.