Synopsys presenta suite completa de IP HBM3 para sistemas multi-die, aumentando ancho de banda a 921 GB/s

Synopsys ha introducido la primera pila de IP HBM3 totalmente integrada de la industria, que abarca controlador, PHY e IP de verificación adaptados para sistemas de paquetes multi-die 2.5D. Construida sobre una base HBM2E probada en silicio, el controlador y PHY HBM3 de DesignWare aprovechan la experiencia de Synopsys en interposers para entregar alto ancho de banda de memoria —hasta 921 GB/s— manteniendo bajo consumo de energía y riesgo de diseño mínimo.

El ecosistema de verificación adjunto incluye IP de verificación guiada por cobertura, modelos de memoria HBM3 preconstruidos para emulación ZeBu y el sistema de prototipado HAPS, agilizando el camino de IP a validación SoC. El compilador 3DIC de Synopsys acelera aún más el desarrollo con un flujo de trabajo totalmente integrado de exploración arquitectónica, implementación y análisis a nivel de sistema.

El IP de controlador HBM3 de DesignWare ofrece opciones de configuración versátiles, características avanzadas RAS como ECC, gestión de refresh y paridad, y está diseñado para minimizar latencia y salvaguardar integridad de datos en una amplia gama de aplicaciones HBM3.

Disponible en proceso de 5 nm, el IP de PHY HBM3 de DesignWare soporta hasta 7200 Mbps por pin, mejora la eficiencia energética y proporciona cuatro estados de escalado de frecuencia dinámico. Su array de micro-bumps optimizado y soporte flexible de longitud de traza de interposer permiten a los diseñadores posicionar el PHY sin comprometer rendimiento.

El IP de Verificación de Synopsys emplea una metodología de verificación universal SystemVerilog nativa de próxima generación, permitiendo integración perfecta en testbenches existentes, expansión rápida de cobertura de pruebas y time-to-first-test acelerado. Modelos de memoria HBM3 listos para usar para emulación ZeBu y la plataforma de prototipado HAPS potencian aún más la validación RTL y de software a niveles de rendimiento más altos.

"Synopsys continúa satisfaciendo las necesidades evolutivas de diseño y verificación de SoCs intensivos en datos con IP de interfaz de memoria de alta calidad para HBM3, DDR5 y LPDDR5", dice John Koeter, Vicepresidente Senior de Marketing y Estrategia para IP de Synopsys. "Nuestra suite completa de IP y verificación HBM3 permite a los diseñadores abordar crecientes demandas de ancho de banda, latencia y potencia mientras aceleran el cierre de verificación, todo desde un único socio de confianza."

La controladora, PHY e IP de verificación HBM3 de DesignWare, junto con modelos de emulación ZeBu, prototipado HAPS y el compilador 3DIC, están disponibles ahora. La compañía ha recibido fuertes respaldos de líderes de la industria.

Mark Montierth, VP y GM de Memoria de Alto Rendimiento y Redes en Micron, señala: "HBM3 entregará el ancho de banda de memoria esencial para la próxima generación de computación de alto rendimiento y sistemas de IA. Nuestra asociación con Synopsys acelera el desarrollo del ecosistema para productos HBM3 de ultra-alto ancho de banda y eficiencia energética con rendimiento sin precedentes."

Kwangil Park, SVP de Planificación de Producto de Memoria en Samsung Electronics, enfatiza las crecientes demandas de ancho de banda en IA, HPC y gráficos. "Como el mayor fabricante de chips de memoria del mundo, Samsung está comprometido a apoyar la preparación del ecosistema y avanzar HBM para satisfacer estas necesidades. Synopsys es un pionero en el ecosistema HBM y un socio valorado."

SK Hynix destaca su continua inversión en tecnologías de memoria de próxima generación, incluyendo DRAMs HBM3, para soportar cargas de trabajo de IA y gráficos. La compañía colaborará con Synopsys para ofrecer soluciones HBM3 totalmente probadas e interoperables que maximicen rendimiento, capacidad y throughput para clientes compartidos.

Yutaka Hayashi, VP de la Unidad de Negocio de Centros de Datos y Redes en Socionext, explica: "Nuestra colaboración con Synopsys, aprovechando IP HBM2E en proceso de 5 nm y una plataforma de diseño multi-die full-system integrada, se extenderá ahora al nuevo IP y soluciones de verificación DesignWare HBM3. Esto permitirá a nuestros clientes lograr mayor rendimiento y capacidad de memoria en SoCs que adopten la próxima especificación HBM3."