Seis innovaciones que impulsan mejoras en el rendimiento del hardware criptográfico

Para acelerar el inicio de la criptografía del mañana, la industria deberá Desarrolle mejoras de hardware inventivas y soluciones de software optimizadas que trabajen juntas para reducir los requisitos informáticos. La buena noticia es que no estamos empezando desde cero de ninguna manera.

Es muy probable que en el futuro todo esté encriptado, desde su lista de compras hasta sus registros médicos. Esta es una noción emocionante, pero el campo de la criptografía está particularmente inestable y se está haciendo mucho trabajo ahora para garantizar que los datos puedan protegerse en el futuro.

Se podrían aplicar múltiples operaciones criptográficas a cada byte de datos, porque los datos están protegidos criptográficamente en múltiples capas del software, la red y las pilas de almacenamiento. Estos procesos son compatibles con funciones comerciales muy críticas que requieren una seguridad sólida, pero a nivel de hardware se encuentran entre las operaciones más intensivas en computación que existen. Y la demanda de computación criptográfica continúa creciendo, con la cantidad de datos generados cada año aumentando exponencialmente y a medida que las organizaciones emplean tamaños de clave más grandes, así como múltiples algoritmos criptográficos simultáneos, para reforzar la seguridad. Mientras tanto, esos requisitos informáticos continúan inflándose.

Para combatir el problema del costo de la computación criptográfica, la industria del hardware ha estado trabajando para producir nuevas pautas, mejoras en la microarquitectura y métodos innovadores de optimización de software. Ejemplos sólidos de este progreso a lo largo de los años incluyen la introducción de instrucciones de procesador de función fija de próxima generación que redujeron los requisitos de cálculo del cifrado simétrico del Estándar de cifrado avanzado (AES) y, más recientemente, los algoritmos FIPS. Como resultado, las organizaciones se han comprometido cada vez más a implementar cifrados criptográficos sólidos para proteger mejor los datos y las comunicaciones durante los últimos 10 años.

Pero a medida que los avances de la computación cuántica continúan acelerándose, la eficacia de seguridad de los algoritmos de cifrado simétrico y asimétrico puede estar en peligro. Aumentar el tamaño de las claves (de 128 a 256 bits) puede ayudar a que los algoritmos simétricos (como AES) sean más resistentes a los ataques cuánticos, pero nuevamente, esta solución conlleva mayores costos de computación. Es muy probable que los algoritmos criptográficos asimétricos (como RSA y ECDSA) también se queden cortos. Muchos han dicho que la potencia bruta de las computadoras cuánticas será la muerte del cifrado, pero no creemos que ese sea el caso.

Los esquemas de cifrado establecidos anteriormente mencionados probablemente serán suplantados por nuevos enfoques criptográficos post-cuánticos. La industria está trabajando activamente para realizar la transición a nuevos estándares de criptografía adecuados para abordar estos inminentes desafíos de seguridad post-cuánticos. De hecho, ya se han presentado muchas propuestas a la competencia de Criptografía Post-Cuántica (PQC) del NIST, de la cual existen diferentes requisitos en términos de tamaño de clave, almacenamiento y especificaciones de cálculo.

A medida que se acerca el amanecer de la era de la computación cuántica, la industria deberá unirse para avanzar hacia nuevos métodos y estándares.

¿Cómo será ese cambio? La transición será larga y la criptografía existente permanecerá en su lugar hasta que la industria pueda adoptar por completo algoritmos emergentes resistentes a los cuánticos. Esperamos que esto cause una gran carga computacional y que las organizaciones no adopten en general un cifrado más fuerte hasta que los algoritmos post-cuánticos subyacentes se vuelvan económicamente sostenibles desde una perspectiva de rendimiento informático.

Para acelerar el inicio de la criptografía del mañana, la industria necesitará desarrollar mejoras de hardware inventivas y soluciones de software optimizadas que trabajen juntas para reducir los requisitos de computación. La buena noticia es que no estamos empezando desde cero de ninguna manera.

A continuación, se muestran seis ejemplos clave de mejoras e innovación en el rendimiento criptográfico que se están llevando a cabo en la actualidad:

1. Algoritmos criptográficos de seguridad de la capa de transporte (TLS) - Los protocolos TLS operan en dos fases. Primero está la etapa de inicio de sesión. Cuando se inicia una sesión, el cliente debe comunicar mensajes privados al servidor mediante un método de cifrado de clave pública (a menudo RSA) antes de que el protocolo genere una clave secreta compartida. RSA se basa en la exponenciación modular, un mecanismo de cálculo de alto costo que produce la mayoría de los ciclos del procesador de inicio de sesión TLS. La combinación de RSA con un algoritmo como la criptografía de curva elíptica (ECC), utilizando técnicas como el secreto directo perfecto, puede ofrecer una seguridad aún mayor.

En la segunda fase, se transfieren los datos masivos. Los protocolos cifran los paquetes de datos para garantizar la confidencialidad y aprovechar el código de autenticación de mensajes (MAC) basado en un hash criptográfico de los datos para protegerlos contra cualquier intento de modificar los datos en tránsito. Los algoritmos de cifrado y autenticación protegen las transferencias de datos en masa de TLS y, en muchos casos, unir los dos puede aumentar el rendimiento general. Algunas suites de cifrado, como AES-GCM, incluso definen modos combinados de "cifrado + autenticación".

2. Criptografía de clave pública: Para respaldar un rendimiento mejorado para los procesos de multiplicación de "números grandes" que a menudo se encuentran en cifrados de clave pública, algunos proveedores están creando nuevos conjuntos de instrucciones. Por ejemplo, los procesadores basados ​​en Ice Lake de Intel introdujeron la compatibilidad con la arquitectura de conjunto de instrucciones (ISA) AVX512 Integer Fused Multiply Add (AVX512_IFMA). Las instrucciones multiplican ocho:enteros sin signo de 52 bits que se encuentran en los registros anchos de 512 bits (ZMM), producen las mitades alta y baja del resultado y lo suman al acumulador de 64 bits. Combinadas con técnicas de optimización de software (como el procesamiento de múltiples búfer), estas instrucciones pueden proporcionar mejoras de rendimiento significativas no solo para RSA, sino también para ECC.

3. Cifrado simétrico: Dos mejoras de instrucciones aumentan el rendimiento del cifrado simétrico AES:AES vectorizado (VAES) y multiplicación sin acarreo vectorizado. Las instrucciones VAES se han ampliado para admitir el procesamiento vectorial de hasta cuatro bloques AES (128 bits) a la vez utilizando los registros anchos de 512 bits (ZMM) y, cuando se utilizan correctamente, proporcionarán un beneficio de rendimiento para todos los modos AES de operación. Algunos proveedores también han extendido el soporte para el procesamiento vectorial de hasta cuatro operaciones de multiplicación sin acarreo a la vez utilizando registros amplios de 512 bits (ZMM) para proporcionar un rendimiento adicional al hash de Galois y al cifrado AES-GCM ampliamente utilizado.

4. Hash: Es posible aumentar el rendimiento informático mediante la creación de nuevas extensiones para el algoritmo de hash seguro (SHA), que digiere datos de tamaño arbitrario en un tamaño fijo de 256 bits. Estas extensiones incluyen instrucciones que proporcionan una mejora significativa en el rendimiento de SHA-256, lo que permite emplear más hash criptográfico.

5. Costura de funciones - La unión de funciones fue pionera en 2010 y es una técnica para optimizar dos algoritmos que normalmente se ejecutan en combinación, pero de forma secuencial, como AES-CBC y SHA256, y formarlos en un único algoritmo optimizado centrado en maximizar los recursos y el rendimiento del procesador. El resultado es un entrelazado detallado de las instrucciones de cada algoritmo para que ambos algoritmos se ejecuten simultáneamente. Esto permite que las unidades de ejecución del procesador que de otro modo estarían inactivas al ejecutar un solo algoritmo, debido a dependencias de datos o latencias de instrucción, ejecuten instrucciones del otro algoritmo y viceversa. Esto es muy relevante ya que los algoritmos todavía tienen dependencias estrictas que los microprocesadores modernos no pueden paralelizar completamente.

6. Múltiples búfer: Multi-buffer es una técnica innovadora y eficiente para procesar múltiples búferes de datos independientes en paralelo para algoritmos criptográficos. Los proveedores han implementado previamente esta técnica para algoritmos como el hash y el cifrado simétrico. El procesamiento de varios búferes simultáneamente puede generar mejoras significativas en el rendimiento, tanto en el caso en el que el código puede aprovechar las instrucciones de datos múltiples de una sola instrucción (AVX / AVX2 / AVX512) como incluso cuando no puede hacerlo. Esto es importante ya que más datos requieren procesamiento criptográfico y la disponibilidad de rutas de datos de procesador más amplias permitirá que la industria mantenga el ritmo.

La verdadera computación cuántica llegará antes de que nos demos cuenta, y la mentalidad de la industria ya ha comenzado a cambiar de "¿deberían estar encriptados estos datos?" a "¿por qué estos datos no están encriptados?" Como comunidad, debemos enfocarnos en implementar criptografía avanzada a nivel de hardware, junto con las innovaciones algorítmicas y de software que la acompañan para enfrentar los desafíos que presenta un mundo post-cuántico. Hacerlo conducirá a más avances en el rendimiento y la seguridad en una serie de algoritmos de cifrado importantes y ayudará a acelerar la transición a los esquemas de criptografía de próxima generación que la industria necesitará para navegar en la próxima década.

Wajdi Feghali es miembro de Intel.

>> Este artículo se publicó originalmente en nuestro sitio hermano, EE. Tiempos.

Contenidos relacionados:

• Evaluación de un modelo de seguridad de IoT frente a las líneas base de la industria
• Una guía para conectar de forma segura dispositivos de IoT a la nube
• Conceptos básicos de SRAM PUF y cómo implementarlo para la seguridad de IoT
• Una introducción a la informática periférica confidencial para la seguridad de IoT
• Seguridad de IoT:criptografía
• Comprender los controles de seguridad del marco NIST

Para obtener más información sobre Embedded, suscríbase al boletín informativo semanal por correo electrónico de Embedded.