Comprensión de Seis Mecanismos Primarios de Fuga en Transistores MOS

La corriente de fuga puede contribuir significativamente a la disipación de potencia, especialmente cuando los dispositivos escalan a voltajes de umbral más bajos. A continuación examinamos las seis rutas de fuga más comunes en transistores MOS modernos.

En MOSFETs de canal corto, dominan los siguientes mecanismos de fuga:

• Fuga de unión p‑n polarizada inversamente
• Fuga subumbral
  • Reducción de barrera inducida por drenaje (DIBL)
  • Desplazamiento del voltaje de umbral
  • Dependencia de la temperatura
• Tunelización de óxido de compuerta (directa y Fowler‑Nordheim)
• Inyección de portadores calientes en el óxido de compuerta
• Reducción de drenaje inducida por compuerta (GIDL)
• Fuga por punch‑through

La familiaridad con la operación básica del MOSFET ayudará a entender los matices de cada mecanismo.

1. Fuga de Unión p‑n Polarizada Inversamente

Durante la operación normal, las uniones drenaje‑fuente y sustrato de un MOSFET están polarizadas inversamente. La fuga en estas uniones surge de la deriva/difusión de portadores minoritarios y generación por avalancha. Su magnitud depende de la concentración de dopaje y el área de la unión. En regiones fuertemente dopadas, el tunelización banda‑a‑banda (BTBT) se vuelve la ruta de fuga dominante, especialmente bajo campos eléctricos que superan 10⁶ V/cm.

Figura 1. Tunelización banda‑a‑banda en una unión p‑n polarizada inversamente de un transistor MOS. Cortesía: K. Roy et al., "Leakage current mechanisms and leakage reduction techniques in deep‑submicrometer CMOS circuits," IEEE Proc., vol. 91, no. 2, Feb 2003.

2. Fuga Subumbral

Cuando el voltaje de compuerta está por debajo del voltaje de umbral (V_th) pero por encima de cero, el transistor opera en la región de inversión débil. Los portadores minoritarios aún existen, y para |V_DS| > 0.1 V, toda la caída de voltaje ocurre a través de la unión drenaje‑sustrato, resultando en una corriente dominada por difusión.

Reducción de Barrera Inducida por Drenaje (DIBL)

En dispositivos de canal corto, las regiones de agotamiento del drenaje y la fuente se solapan, reduciendo la barrera de potencial en la fuente. Esto permite que portadores se inyecten en el canal incluso cuando V_GS < V_th, aumentando la fuga subumbral. El DIBL es más pronunciado a altos voltajes de drenaje.

Desplazamiento del Voltaje de Umbral

Acortar el canal reduce V_th porque las regiones de agotamiento intruyen más en el canal, reduciendo efectivamente el voltaje de compuerta requerido para inversión. Un V_th más bajo amplifica directamente la corriente subumbral, que escala aproximadamente como 1/V_th.

Dependencia de la Temperatura

Las temperaturas elevadas disminuyen V_th y aumentan la velocidad térmica de los portadores, llevando a mayor fuga subumbral. Los diseñadores deben tener en cuenta este efecto al especificar márgenes de temperatura.

3. Fuga por Tunelización de Óxido de Compuerta

Óxidos de compuerta ultra‑delgados (≤ 1.5 nm) generan campos eléctricos lo suficientemente fuertes para que electrones tunelicen del sustrato a la compuerta y viceversa. Existen dos mecanismos principales de tunelización:

• Tunelización Fowler‑Nordheim — los electrones cruzan una barrera triangular.
• Tunelización directa — los electrones cruzan una barrera trapezoidal.

Figura 2. Diagramas de bandas de energía de un transistor MOS en condiciones de banda plana (a), sesgo positivo de compuerta (b) y sesgo negativo de compuerta (c).

Figura 3. (a) Tunelización Fowler‑Nordheim a través de una barrera triangular; (b) Tunelización directa a través de una barrera trapezoidal.

4. Inyección de Portadores Calientes

Cerca de la unión fuente‑canal, campos eléctricos altos pueden acelerar portadores a energías que superan el desfase de bandas Si/SiO₂. Estos portadores calientes cruzan la interfaz hacia el óxido de compuerta, causando un aumento gradual de fuga y degradación eventual del dispositivo.

Figura 4. Diagrama de bandas de energía ilustrando la inyección de portadores calientes del canal al óxido de compuerta.

5. Reducción de Drenaje Inducida por Compuerta (GIDL)

En un NMOS sobre sustrato tipo p, un voltaje negativo de compuerta acumula huecos en la interfaz compuerta‑óxido, dopando efectivamente la superficie más pesadamente. Esto crea una región de agotamiento delgada a lo largo de la interfaz drenaje‑sustrato, mejorando el campo eléctrico. El alto campo desencadena multiplicación por avalancha y BTBT, generando portadores minoritarios que son impulsados al sustrato, añadiéndose a la fuga.

Figura 5. (a) Región de agotamiento delgada en la interfaz drenaje‑sustrato; (b) Flujo de corriente GIDL mediante mecanismos de avalancha y BTBT.

6. Fuga por Punch‑Through

Cuando las regiones de agotamiento del drenaje y la fuente se solapan completamente, la barrera de potencial entre ellas colapsa. Este efecto punch‑through permite que portadores de la fuente atraviesen directamente al sustrato y potencialmente alcancen el drenaje, causando una ruta de fuga significativa.

Comprender estos seis mecanismos de fuga es esencial para diseñar dispositivos MOS de bajo consumo y alto rendimiento. Para más discusión, no dude en dejar un comentario a continuación.