Zebra de Mipsology convierte código IA de GPU en aceleradores FPGA con un solo comando

Mipsology, una startup de software IA visionaria, se ha asociado con Xilinx para desbloquear el potencial completo de los FPGA para cargas de trabajo IA. Su solución "zero-effort", Zebra, traduce código GPU existente para que pueda ejecutarse en el motor de cómputo IA personalizado de Mipsology en un FPGA —sin cambios de código ni reentrenamiento requeridos.

Hoy Xilinx ha enviado Zebra con la última build de su tarjeta aceleradora de centro de datos Alveo U50, añadiendo conversión GPU-a-FPGA sin fisuras al dispositivo out-of-the-box. Zebra ya acelera inferencia en otras placas Xilinx, incluyendo Alveo U200 y Alveo U250.

"La aceleración que Zebra entrega en nuestras tarjetas Alveo supera a CPUs y GPUs", dijo Ramine Roane, vicepresidente de marketing de Xilinx. "Con Zebra, el Alveo U50 satisface las demandas de flexibilidad, rendimiento, alto throughput y baja latencia de cargas de trabajo IA, convirtiéndolo en una opción atractiva para cualquier despliegue."

FPGAs Plug-and-Play

Históricamente, los FPGA se han percibido como complejos de programar, especialmente para no especialistas. La visión de Mipsology es hacer de los FPGA una plataforma plug-and-play —igualmente simple de usar que una CPU o GPU. El objetivo es permitir a los usuarios cambiar de aceleradores tradicionales a FPGA con una sola línea de código.

"Mipsology es esencialmente el CUDA de los FPGA", dijo el CEO Ludovic Larzul en entrevista con EE Times. "Proporcionamos software que abstrae el FPGA para que usuarios de IA puedan centrarse en el modelo, no en el hardware."

Críticamente, esta transición es alcanzable por no expertos. No se necesita experiencia profunda en IA ni conocimiento de FPGA, y el modelo no tiene que reentrenarse.

"La facilidad de uso es primordial. Muchos proyectos de IA son gestionados por equipos que no tienen especialista en IA o FPGA in-house", explicó Larzul. "Pueden desarrollar redes neuronales en otro lado, y una vez que un modelo está entrenado, quieren desplegarlo sin rediseñarlo."

¿Por qué no Vitis?

Xilinx ya ofrece Vitis, una toolchain completa para llevar FPGAs a data scientists y desarrolladores. ¿Por qué asociarse con un tercero? Larzul dice que la respuesta es simple: rendimiento y simplicidad.

"Lo hacemos mejor", dijo. "Y lo hacemos bien."

Zebra de Mipsology es totalmente independiente de Vitis, XDNN o el motor acelerador de redes neuronales de Xilinx. En su lugar, corre en un motor de cómputo dedicado que soporta nativamente los modelos de red neuronal convolucional (CNN) existentes de los clientes. En contraste, XDNN, aunque capaz, es menos adecuado para redes personalizadas y puede ser engorroso de integrar.

"Estamos posicionados para dejar que los FPGA compitan de frente con GPUs, igualándolas en rendimiento, coste y usabilidad", añadió Larzul.

El coste es un driver primario para muchos clientes. "Quieren costes de hardware menores sin rediseñar la red", dijo Larzul. "Al eliminar reentrenamiento y modificación de red, reducimos el coste de ingeniería no recurrente."

Los FPGA también ofrecen fiabilidad superior. Al consumir menos superficie de silicio y operar a temperaturas menores que las GPUs, incurren en menores costes de mantenimiento a largo plazo —consideración importante para operadores de data-center.

"El coste total de propiedad incluye más que solo el precio de la placa", enfatizó Larzul. "También cubre mantener el sistema operativo."

Zebra está diseñado para cerrar la brecha de rendimiento. Aunque los FPGA típicamente entregan menos tera-operaciones por segundo (TOPS) que otros aceleradores, el motor de cómputo de Zebra maximiza la eficiencia. "Nuestro FPGA puede procesar más imágenes por segundo que una GPU con seis veces los TOPS", afirmó Larzul.

¿Cómo se logra esto? Aunque los detalles son propietarios, Larzul señaló que Zebra evita poda (que degradaría precisión sin reentrenar) y evita cuantización extrema por debajo de 8-bit, preservando la fidelidad del modelo.

Más allá de CNNs —dominantes en tareas de imagen y video— Zebra también soporta BERT, el modelo NLP de Google que comparte estructuras matemáticas subyacentes. Futuras releases pueden targetear arquitecturas LSTM y RNN, aunque presentan desafíos adicionales.

El equipo detrás de Zebra

Fundada en 2015, Mipsology emplea alrededor de 30 ingenieros de I+D en Francia, con un equipo lean de desarrollo de negocio en California. La compañía ha recaudado 7 millones $, incluyendo un premio de 2 millones $ de una competición de innovación del gobierno francés en 2019.

El talento central de Mipsology proviene de EVE, una firma de emulación ASIC adquirida por Synopsys en 2012 por sus productos de verificación ZeBu. La tecnología de EVE —aprovechando miles de FPGAs interconectados para replicar comportamiento ASIC— ha sido usada por principales vendors ASIC mundialmente.

Con 12 patentes pendientes, Mipsology trabaja estrechamente con Xilinx y permanece compatible con tarjetas aceleradoras de terceros, como Western Digital small-form-factor (SFF U.2) y Advantech Vega‑4001.

>> Este artículo se publicó originalmente en nuestro sitio hermano, EE Times.