AImotive lanza acelerador de red neuronal aiWare3P para visión automotriz de alto rendimiento

La empresa húngara AImotive, líder en soluciones IA automotrices, ha comenzado a enviar su motor de inferencia de red neuronal (NN) aiWare3P como propiedad intelectual (IP) a clientes clave. El núcleo aiWare3P, anunciado el año pasado, entrega un acelerador purpose‑built para visión automotriz de alta resolución y es totalmente compatible con requisitos de certificación ISO26262 ASIL A, B y superiores.

La IP está disponible como bloque RTL totalmente sintetizable que puede integrarse en un system‑on‑chip (SoC) o desplegarse como acelerador standalone. Su microarquitectura de bajo nivel consume muchos menos recursos de host‑CPU y memoria compartida que soluciones competidoras basadas en GPU o SoC, permitiendo menor latencia y mayor determinismo para cargas de trabajo automotrices reales.

Aceleradores NN dedicados como la IP aiWare3P usados en varias partes de la plataforma electrónica del vehículo (Fuente: AImotive)

“La mayoría de proveedores de chips discuten aceleradores en términos académicos que no se traducen a producción”, explica Tony‑King Smith, asesor ejecutivo de AImotive. “Nuestro diseño elimina DSPs y complejidad de network‑on‑chip (NoC), enfocándose solely en inferencia automotriz. Esto nos da latencia ultra‑baja de entrada a salida y libera el host CPU para otras tareas.”

El núcleo aiWare3P entrega hasta 16 TMAC/s (>32 TOPS) por núcleo a 2 GHz, con configuraciones multi‑core y multi‑chip alcanzando 50+ TMAC/s (>100 INT8 TOPS). Estas cifras soportan plataformas multi‑cámara y sensores heterogéneos comunes en conducción autónoma L2, L2+ y L3.

Construido a especificaciones AEC‑Q100 extended‑temperature, el núcleo incluye características que facilitan certificación ASIL‑B y superior. Su diseño patentado ground‑up entrega gestión de dataflow altamente determinista y hasta 100× más ancho de banda de memoria on‑chip que otros aceleradores, logrando 95 % eficiencia sostenida en DNNs complejos con entradas HD grandes.

El aiWare SDK soporta formatos Khronos NNEF y ONNX, compilando binarios directamente sin programación DSP o MCU de bajo nivel. Ofrece cuantización automática FP32‑a‑INT8 con pérdida mínima de precisión y una suite de herramientas de análisis de rendimiento DNN, permitiendo a ingenieros transicionar modelos entrenados en lab a hardware automotriz de producción sin fisuras.

Bloques de construcción de un acelerador IA automotriz, incluyendo el IP de hardware aiWare (Fuente: AImotive)

El VP Senior de Ingeniería de Hardware Marton Feher afirma: “aiWare3P une todo lo que hemos aprendido sobre acelerar redes neuronales para IA automotriz basada en visión. Ahora es una de las soluciones más eficientes de la industria para producción en masa de IA L2/L2+/L3.”

Clientes ya están desplegando aiWare3P en plataformas L2/L2+ de producción y explorando fusión de sensores heterogéneos avanzada. Socios notables incluyen Nextchip, que integra el núcleo en su Apache5 Imaging Edge Processor, y ON Semiconductor, colaborando en una demostración conjunta de capacidades de fusión de sensores.

AImotive publicará resultados de benchmark actualizados en Q1 2020, enfatizando entradas de cámara de alta resolución realistas sobre tests sintéticos 224×224, subrayando su compromiso con datos de rendimiento transparentes y centrados en la aplicación.

Sin intervención de Host‑CPU requerida

Nuevas características soportan un portafolio más amplio de funciones de activación y pooling pre‑optimizadas embebidas, permitiendo que el 100 % de la mayoría de NNs se ejecuten enteramente dentro del núcleo aiWare3P. Compresión de datos en tiempo real reduce necesidades de ancho de banda de memoria externa, y acoplamiento cruzado entre motores de convolución C‑LAM y motores de función F‑LAM mejora eficiencia de ejecución overlapped e interleaved.

La microarquitectura tile‑based simplifica la implementación física en cualquier nodo de proceso al aliviar restricciones de timing. La gestión de datos tile‑based lógica escala cargas de trabajo al máximo de 16 TMAC/s del núcleo sin cachés, NoCs u otros enfoques multi‑core pesados en potencia que típicamente obstaculizan determinismo y área de silicio.

El RTL para aiWare3P estará disponible para todos los clientes desde enero 2020, acompañado por un SDK actualizado con compiladores mejorados y herramientas de análisis de hardware fine‑grained en tiempo real.