Xilinx Presentar Serie Versal HBM: Impulsando Ancho de Banda y Seguridad de Red de Próxima Generación

Xilinx ha reforzado su posición en redes de alto rendimiento y cargas de trabajo de centros de datos al presentar la serie Versal HBM —una extensión de su plataforma de aceleración de computación adaptativa (ACAP) Versal que integra memoria de alto ancho de banda (HBM2e) directamente en el silicio.

Aprovechando la tecnología de apilamiento 3D Co‑WoS de TSMC, la nueva línea entrega 820 GB/s de throughput sostenido y 32 GB de capacidad on-chip. Eso representa ocho veces el ancho de banda de memoria de un diseño comparable basado en DDR5 mientras reduce el consumo de energía en un 63 % —una comparación extraída de una configuración típica de cuatro chips DDR5‑6400.

"La convergencia de ancho de banda, rendimiento y seguridad es crítica", dice Mike Thompson, gerente senior de línea de producto para Versal FPGAs de Xilinx. "Versal HBM expande capacidad a través de estas tres capas, permitiéndonos mantener el ritmo con el volumen explosivo de tráfico de red y la creciente demanda de procesamiento seguro de alto throughput."

La arquitectura reemplaza una sola región super-lógica (SLR) en el dispositivo base Versal Premium con una pila HBM2e y añade un controlador HBM dedicado en otra SLR. Este intercambio modular rinde un equivalente de 14 FPGAs Virtex‑E UltraScale+ mientras elimina 32 chips DDR5, reduciendo dramáticamente el real-estate de placa y consumo de potencia.

Versal HBM también incorpora una suite de IP endurecida que soporta 5,6 Tb/s de ancho de banda serial vía 112 Gb/s transceptores PAM4, 2,4 Tb/s de Ethernet escalable, 1,2 Tb/s de encriptación a velocidad de línea, 600 Gb/s de Interlaken, y 1,5 Tb/s de PCIe Gen5 con DMA integrado. La plataforma soporta nativamente CCIX y CXL, proporcionando una pila de red multi-terabit out-of-the-box para una amplia gama de protocolos y estándares ópticos.

Como una plataforma de computación verdaderamente adaptativa, Versal HBM puede reconfigurar su lógica en milisegundos, permitiendo a diseñadores desplegar inferencia IA, DSP y cargas de trabajo escalares sobre la marcha. Esta agilidad elimina la necesidad de rediseños de hardware y acelera el time-to-market para algoritmos en evolución y protocolos emergentes.

El resultado es un potente acelerador que destaca en escenarios big-data —detección de fraude, motores de recomendación, aceleración de bases de datos, modelado financiero e inferencia deep-learning para procesamiento de lenguaje natural. Al entregar ganancias de rendimiento de órdenes de magnitud sobre CPUs de clase servidor modernas y soportar datasets cuatro veces más grandes, los clientes pueden reducir conteos de servidores y recortar el coste total de propiedad.

En redes, un solo ACAP Versal HBM puede reemplazar múltiples NPUs y módulos DDR requeridos para un firewall de próxima generación 800 G. El dispositivo maneja procesamiento de paquetes, funciones de seguridad y detección de anomalías basada en IA a una fracción de la potencia y factor de forma, generando ahorros sustanciales de CapEx y OpEx para operadores de nube y red.

Versal HBM es accesible para desarrolladores de hardware, software y data-science. Vivado Design Suite, Vitis Unified Software Platform y Vitis AI proporcionan un entorno de desarrollo cohesivo que abarca RTL, C/C++ y frameworks dominio-específicos.

Dispositivos Versal 7 nm listos para producción forman la base. Los desarrolladores pueden prototipar en placas Versal Premium y migrar a Versal HBM una vez disponible. El muestreo comienza a principios de 2022, con documentación completa y herramientas de acceso temprano previstas para finales de 2021.