Samsung Presentar H‑Cube 2.5D: Empaquetado Híbrido para Integración de 6 HBM en HPC e IA

Samsung Electronics ha presentado la tecnología de sustrato híbrido H‑Cube —una plataforma de empaquetado 2.5D diseñada para semiconductores de alto rendimiento en HPC, IA, centros de datos y redes que demandan área extensa y rendimiento superior.

Co-desarrollada por Samsung Electro‑Mechanics (SEMCO) y Amkor Technology, H‑Cube aborda la necesidad de integración a gran escala de dies de silicio. Samsung afirma que el nuevo paquete expande el ecosistema de fundición, ofreciendo una amplitud de soluciones para satisfacer las demandas evolutivas de los clientes.

"En el entorno actual donde la integración de sistemas es cada vez más requerida y los suministros de sustratos están limitados, Samsung Foundry y Amkor Technology han co-desarrollado H‑Cube con éxito para superar estos desafíos", dijo JinYoung Kim, vicepresidente senior de I+D global en Amkor Technology. "Este desarrollo reduce las barreras de entrada en el mercado HPC/IA y demuestra una colaboración exitosa entre la fundición y la empresa de ensamblaje y prueba de semiconductores externalizada (OSAT)."

Estructura y características de H‑Cube

El empaquetado 2.5D coloca chips lógicos o memoria de alto ancho de banda (HBM) sobre un interposer de silicio en una huella compacta. El H‑Cube de Samsung combina un interposer de paso fino capaz de conexiones micro-bump con un sustrato de interconexión de alta densidad (HDI), permitiendo paquetes 2.5D a gran escala.

A medida que las cargas de trabajo HPC, IA y redes exigen especificaciones más altas, el empaquetado de gran área se vuelve esencial cuando crece el número y tamaño de chips por paquete o cuando se requieren interconexiones de alto ancho de banda. Los sustratos de paso fino son indispensables para acoplar dies de silicio, pero su coste aumenta drásticamente con el área incrementada.

Al integrar seis o más HBMs, la fabricación de sustratos de gran área se vuelve cada vez más desafiante, reduciendo el rendimiento y la eficiencia. Samsung abordó esto adoptando una arquitectura de sustrato híbrido que coloca una base HDI fácilmente escalable debajo de un interposer de paso fino de alta gama.

Al reducir el paso de bolas de soldadura en un 35 % comparado con el paso de bolas convencional, la huella del sustrato de paso fino se reduce, mientras que la capa HDI subyacente garantiza una conectividad robusta a la placa del sistema.

Para reforzar aún más la fiabilidad, Samsung aplicó su análisis propietario de integridad de señal y potencia, asegurando una entrega de energía estable y minimizando la pérdida o distorsión de señal al apilar múltiples chips lógicos y HBMs.