Xilinx lanza Zynq RFSoC DFE: IP duro de alto rendimiento y eficiencia energética para radios 5G

Introducción

Xilinx ha presentado el Zynq RFSoC Digital Front End (DFE), una solución IP duro dedicada diseñada para despliegues 5G New Radio (NR). Basado en la robusta arquitectura Zynq UltraScale+, el nuevo DFE extiende la familia RFSoC con bloques de cómputo de alto rendimiento y bajo consumo que manejan las cargas de trabajo 5G NR y 4G heredadas más exigentes en unidades de radio (RU) de próxima generación.

La promesa de 5G de velocidad sin precedentes, latencia ultra‑baja y conectividad masiva introduce desafíos de diseño complejos. Mientras fabricantes de dispositivos móviles tienen una paleta creciente de chipsets 5G, los variados requisitos de rendimiento y potencia entre casos de uso —desde broadband móvil mejorado (eMBB) hasta comunicación ultra‑fiable de baja latencia (URLLC) y comunicación masiva tipo máquina (mMTC)— demandan soluciones especializadas y adaptables.

3GPP Release 15 sentó bases para 5G NR enfocado en eMBB. Release 16 expandió el espectro para incluir URLLC y mMTC, habilitando aplicaciones críticas como automatización industrial, cirugía remota y despliegues smart‑city. Futuros releases (17, 18 y más) añadirán NR‑MIMO, compartición dinámica de espectro y mejoras específicas de aplicación.

La virtualización de funciones de red y network slicing permiten a operadores proveer slices dedicados de alto rendimiento adaptados a cada aplicación. Sin embargo, realizar esta flexibilidad depende de radios que combinen la mezcla correcta de rendimiento, flexibilidad y eficiencia energética.

"A medida que el mercado 5G evoluciona, las soluciones RF integradas deben mantenerse adaptables para cumplir estándares futuros", dijo Liam Madden, Vicepresidente Ejecutivo y Gerente General del grupo Wired and Wireless de Xilinx. "El Zynq RFSoC DFE entrega el balance óptimo entre esa adaptabilidad y IP de función fija".

El Zynq RFSoC DFE incorpora núcleos IP duro que implementan funciones centrales requeridas en rutas de señal 5G RU (Figura 1). Como el núcleo DFE IP duro ocupa menor huella que la implementación soft‑IP equivalente en el Zynq RFSoC Gen 3 anterior, el nuevo dispositivo soporta más núcleos DFE, impulsando rendimiento de cómputo mientras reduce consumo. Xilinx estima que el DFE puede lograr al menos 2× el rendimiento de procesamiento DFE por vatio comparado a un Zynq RFSoC Gen 3 totalmente utilizado.

Figura 1. El IP duro Zynq RFSoC DFE soporta amplia gama de capacidades de procesamiento requeridas para 5G NR y radios 4G heredadas. (Fuente: Xilinx)

Al mismo tiempo, desarrolladores pueden personalizar la ruta de señal bypassing bloques IP duro o insertando lógica propietaria en el fabric (Figura 2).

Figura 2. Arquitectura funcional Zynq RFSoC DFE combina IP duro, fabric lógico y subsistema de procesador. (Fuente: Xilinx)

Documentación de diseño Zynq RFSoC DFE y soporte están disponibles para clientes de acceso temprano, con envíos previstos para primera mitad de 2021. Para más información, visite la página de producto Xilinx RFSoC DFE. Xilinx también proporcionará detalles adicionales durante su evento virtual 5G del 18–19 de noviembre.