Xilinx integra HBM apilado para abordar el ancho de banda y la seguridad

Xilinx ha mejorado su juego al abordar los cuellos de botella de rendimiento en las redes y los centros de datos, con una nueva serie en su cartera de plataforma de aceleración de cómputo adaptativa Versal (ACAP) que integra memoria de alto ancho de banda (HBM) para permitir una rápida aceleración de cómputo para conjuntos de datos conectados masivos con menos servidores y de menor costo.

Su nueva serie Versal HBM integra la DRAM HBM2e avanzada, que proporciona 820 GB / s de rendimiento y 32 GB de capacidad para 8 veces más ancho de banda de memoria y un 63% menos de energía que las implementaciones DDR5 (una comparación basada en una implementación de sistema típica de cuatro componentes DDR5-6400). Xilinx dijo que la serie Versal HBM está diseñada para mantenerse al día con las mayores necesidades de memoria de las aplicaciones de memoria más intensivas en computación para centros de datos, redes cableadas, pruebas y medidas, y aeroespacial y defensa.

En una sesión informativa con embedded.com, Mike Thompson, gerente senior de línea de productos para FPGAs Xilinx Versal, dijo:“Hay tres tendencias principales en este momento:crecimiento exponencial del tráfico de red y datos a procesar; Disponibilidad de ancho de banda DDR que conduce a cuellos de botella en el rendimiento; y el tercero es la seguridad de los datos. Versal HBM aumenta la capacidad de cada una de estas tres capas, especialmente porque los requisitos de ancho de banda y seguridad están superando las tecnologías de memoria y procesamiento actuales ”.

La serie Versal HBM utiliza memoria de gran ancho de banda integrada mediante interconexión de silicio apilado (SSI) basada en la tecnología de apilamiento 3D CoWoS (chip en oblea sobre sustrato) de TSMC. Thompson dijo que esta integración heterogénea es una parte clave para abordar el llamado fin de la Ley de Moore. Dijo que las arquitecturas tradicionales tienen cuellos de botella en la memoria y el acceso a la red para aplicaciones en tiempo real.

La serie Versal HBM utiliza la base proporcionada por Xilinx Versal Premium, pero intercambia una región súper lógica (SLR) en el dispositivo para intercambiar en la pila HBM2e y otra SLR para agregar un controlador HBM integrado. Esto permite una arquitectura para el movimiento rápido de datos y el procesamiento adaptativo a través de la integración de un subsistema de memoria y propiedad intelectual (IP) en red. Thompson indicó que Versal HBM integra 14 FPGA equivalentes (en comparación con Xilinx Virtex EltraScale +) y reemplaza 32 chips DDR5 con HBM integrado.

La nueva plataforma HBM incorpora núcleos de red de potencia optimizada para un ancho de banda elevado y una conectividad segura. La serie Versal HBM ofrece 5.6Tb / s de ancho de banda serial con transceptores PAM4 de 112Gb / s, 2.4Tb / s de ancho de banda Ethernet escalable, 1.2Tb / s de rendimiento de cifrado de velocidad de línea, 600Gb / s de conectividad Interlaken y 1.5Tb / s de ancho de banda PCIe Gen5 con DMA integrado, compatible con CCIX y CXL. Este amplio conjunto de IP reforzada proporciona conectividad en red de múltiples terabits lista para usar para una amplia gama de protocolos, velocidades de datos y estándares ópticos, lo que permite una potencia y un rendimiento óptimos y un tiempo de comercialización rápido.

Como plataforma de cómputo heterogénea y adaptable, la serie Versal HBM está diseñada para acelerar una amplia gama de cargas de trabajo con grandes conjuntos de datos, integrando motores adaptables para paralelismo de hardware de baja latencia, motores DSP para inferencia de IA y procesamiento de señales, y motores escalares para aplicaciones integradas. computación, administración de plataforma y arranque y configuración seguros. A diferencia de los aceleradores de función fija, la serie Versal HBM puede reconfigurar dinámicamente el hardware en milisegundos para adaptarse a los algoritmos en evolución y los protocolos emergentes, eliminando la necesidad de rediseñar y volver a implementar el hardware. Thompson nos dijo:"Esto con computación adaptable es importante para un diseño ágil".

Esta convergencia de cómputo adaptable con memoria de gran ancho de banda y conectividad de múltiples terabits permite la aceleración de la nube de próxima generación y redes seguras. Los ACAP de HBM versátiles ofrecen un buen rendimiento y eficiencia energética para cargas de trabajo de big data, incluida la detección de fraudes, motores de recomendación, aceleración de bases de datos, análisis de datos, modelado financiero e inferencia de aprendizaje profundo para el procesamiento del lenguaje natural (NLP). Al mejorar los tiempos de ejecución en órdenes de magnitud en comparación con las CPU modernas de clase de servidor, al tiempo que admiten conjuntos de datos 4 veces más grandes, los usuarios pueden implementar aplicaciones con conjuntos de datos masivos y conectados con muchos menos servidores y de menor costo.

De manera similar, los ACAP de Versal HBM brindan escalabilidad de red y rendimiento para enrutadores, conmutadores y dispositivos de seguridad 800G. Una implementación de unidad de procesamiento de red (NPU) tradicional de un firewall de próxima generación 800G requeriría múltiples dispositivos NPU y módulos DDR, mientras que un solo ACAP Versal HBM elimina las memorias externas y realiza el procesamiento de paquetes, el procesamiento de seguridad y la detección de anomalías infundida por IA adaptable en potencia dramáticamente más baja y en una fracción del factor de forma. La serie ofrece importantes ahorros en gastos de capital y gastos de funcionamiento para los proveedores de redes y nube al permitir que los clientes utilicen menos dispositivos y sistemas para implementar sus aplicaciones.

Accesible tanto para desarrolladores de hardware como de software, los ACAP de Versal HBM proporcionan un punto de entrada de diseño para cualquier desarrollador, incluido Vivado Design Suite para desarrolladores de hardware, la plataforma de software unificada Vitis para desarrolladores de software y Vitis AI para científicos de datos con marcos específicos de dominio y bibliotecas de aceleración.

La serie Versal HBM está construida sobre la base de dispositivos Versal de 7 nm probados en producción. Los desarrolladores pueden comenzar a crear prototipos en dispositivos y placas de evaluación de la serie Versal Premium y migrar fácilmente a la serie Versal HBM. La serie Versal HBM comenzará a muestrear en la primera mitad de 2022. La documentación está disponible ahora y las herramientas estarán disponibles en la segunda mitad de 2021 a través de un programa de acceso temprano.