El chip AI acelera el reconocimiento de imágenes

Un chip de prueba de concepto de los institutos de investigación franceses CEA-Leti y LIST, presentado en el VLSI Symposium 2020, incorpora un nodo de IoT de bajo consumo y un acelerador de IA y demuestra un tiempo de activación ultrarrápido con un pico a 15.000 veces. Reducción del consumo de energía inactivo. El nodo ofrece hasta 1,3 tera de operaciones por segundo por vatio (TOPS / W) o 36 GOPS para tareas de aprendizaje automático.

El chip, llamado SamurAI, se probó en un sistema de detección de presencia con componentes estándar que incluyen un sensor PIR, una cámara en blanco y negro de 224 × 224 píxeles, FeRAM y una radio de baja potencia. El consumo de energía promedio diario del sistema fue de 105 µW, y SamurAI consumió el 26% de ese presupuesto. El sistema utilizó el sensor PIR con un intervalo de 5 s durante la ocupación de la habitación 8 horas por día, la cámara a 1 fotograma por segundo y la radio 10 veces por día.

Sistema SamurAI

SamurAI utiliza dos subsistemas en chip:un controlador de activación de eventos sin reloj de bajo consumo que puede iniciarse en 207 ns, y un subsistema bajo demanda que comprende una CPU RISC-V con modo de suspensión profunda más el acelerador PNeuro AI y aceleradores de criptografía.

Este esquema de subsistema dual permite una relación de potencia de pico a inactivo de 15.000 veces. La siguiente figura muestra el consumo de energía durante diferentes modos; el modo inactivo consume solo 6,4 µW. Con la CPU y el acelerador de IA en funcionamiento, el consumo de energía es de 96 mW.

El chip está construido sobre el proceso de silicio en aislante (FD-SOI) totalmente agotado de 28 nm de STMicro, y las cifras de potencia se dan sin polarización del cuerpo. El silicio es de 4,5 mm ² y tiene 6 dominios de energía intercambiables.

Mediciones de consumo de energía SamurAI por modos de energía (los modos son LR:inactivo, solo controlador de activación (WuC), controlador de activación y radio de activación (WuR), controlador de activación y periféricos, y CPU en ejecución (Imagen:CEA-Leti)

Acelerador de IA

El acelerador de inteligencia artificial del chip, un diseño que el equipo llama PNeuro, es un acelerador programable de una sola instrucción y múltiples datos (SIMD). Se compone de 2 grupos de 32 elementos de procesamiento de 8 bits con SRAM multibanco de 264 kB. Puede realizar hasta 64 acumulaciones múltiples (MAC) por ciclo. El bloque PNeuro puede alcanzar 1.3 TOPS / W a 2.8 GOPS / 0.48V. Puede hacer hasta 36 GOPS a 0,9 V para capas de red neuronal de 8 bits completamente conectadas.

El uso del acelerador PNeuro redujo drásticamente el consumo total de energía del sistema en un factor de 2,3 en comparación con el uso del núcleo del controlador RISC-V para el cálculo ML.

Acelerador PNeuro de dos clústeres de SamurAI con 64 elementos de procesamiento en total (Imagen:CEA-Leti)

La eficiencia energética de PNeuro es de 1.3 TOPS / W como máximo y el rendimiento es de 36 GOPS como máximo (Imagen:CEA-Leti)

El diseño está destinado a aplicaciones de IoT que necesitan potencia informática esporádica entre períodos prolongados de "suspensión". En lugar de conectarse a la nube, si el nodo puede procesar la carga de trabajo de IA por sí mismo, esto a menudo se puede completar más rápido y no hay implicaciones de privacidad, ya que los datos no se comparten fuera del sistema. Esto puede incluir aplicaciones como detección de personas o identificación de escenas mediante cámaras u otros sensores.

>> Este artículo se publicó originalmente el nuestro sitio hermano, EE Times Europe.