Silicon Labs:los relojes y búferes PCI Express gen 5 lideran en rendimiento y potencia

Silicon Labs ha presentado una cartera completa de soluciones de temporización que proporcionan el mejor rendimiento de jitter de su clase para cumplir con la especificación PCI Express 5.0 de última generación con un margen de diseño significativo. La familia de relojes de cualquier frecuencia Si5332 genera relojes de referencia PCIe Gen 5 con un rendimiento de jitter de 140 fs RMS, optimizando el rendimiento PCIe SerDes al tiempo que cumple con la especificación Gen 5 con margen. Los relojes Si5332 generan cualquier combinación de PCIe y frecuencias de propósito general, lo que permite la consolidación del árbol de reloj en una amplia gama de aplicaciones.

Silicon Labs también ofrece los generadores de reloj PCIe Si522xx y las familias de búfer PCIe Si532xx, que son capaces de proporcionar dos, cuatro, ocho o doce salidas compatibles con PCIe Gen 1/2/3/4/5, lo que las convierte en un ajuste ideal para la sincronización. una amplia variedad de terminales PCIe en aplicaciones de centros de datos.

Cada vez más, los diseños de hardware de los centros de datos, incluidas las tarjetas de interfaz de red (NIC), los expansores de bus PCIe y los aceleradores de computación de alto rendimiento (HPC), utilizan suministros de baja potencia de 1,5 V o 1,8 V para minimizar el consumo total de energía. Alimentados por rieles de suministro de 1,5 - 1,8 V, los dispositivos Si522xx y Si532xx son los relojes y búferes PCIe de menor potencia de la industria. Los controladores de salida Si522xx y Si532xx aprovechan la tecnología probada de lógica de dirección de corriente de alta velocidad push-pull (HCSL) de Silicon Labs, que elimina la necesidad de resistencias de terminación externas requeridas por los relojes PCIe convencionales que utilizan tecnología de controlador de salida de corriente constante.

Los nuevos productos de reloj de Silicon Labs son totalmente compatibles con las arquitecturas PCIe Gen 5 Common Clock, Separate Reference No Spread (SRNS) y Separate Reference Independent Spread (SRIS). A pesar de que PCIe Gen 5 tiene requisitos de jitter más estrictos, los nuevos productos de Silicon Labs no requieren componentes de filtrado de fuente de alimentación discretos, lo que simplifica el diseño de la PCB y garantiza que el ruido a nivel de placa no degrada el rendimiento del jitter del reloj. Los diseñadores de placas pueden migrar sin problemas diseños PCIe Gen 1/2/3/4 existentes con relojes Si5332, Si522xx y Si532xx compatibles para actualizar fácilmente los diseños existentes y aprovechar las interfaces seriales PCIe más rápidas.

La herramienta de jitter del reloj PCI Express de Silicon Labs se ha actualizado para incluir los filtros necesarios para medir con precisión el jitter del reloj de referencia PCIe Gen 5. Este software simplifica enormemente la medición de la fluctuación del reloj PCIe, lo que garantiza que se apliquen los filtros adecuados según lo especificado por el reloj común PCI-SIG Gen 1/2/3/4/5, las especificaciones SRNS y SRIS, al tiempo que proporciona los resultados en un formato fácil de leer. formato.